[发明专利]一种新型的时间数字转化器有效
申请号: | 201810065618.4 | 申请日: | 2018-05-02 |
公开(公告)号: | CN108333910B | 公开(公告)日: | 2019-12-31 |
发明(设计)人: | 王岩 | 申请(专利权)人: | 晶晨半导体(上海)股份有限公司 |
主分类号: | G04F10/00 | 分类号: | G04F10/00 |
代理公司: | 31272 上海申新律师事务所 | 代理人: | 俞涤炯 |
地址: | 201203 上海市浦东新区张江*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 输出端 差分延时单元 触发器单元 时间数字 输入端 转化器 时间数字转换模块 极性检测模块 通讯技术领域 闭合环路 差分信号 使能单元 数字编码 数字转换 依次串联 触发器 反相器 线性度 采样 匹配 输出 | ||
1.一种新型的时间数字转化器,所述时间数字转化器包括一时间数字转换模块;其特征在于,还包括:
极性检测模块,包括用于接收时钟信号的两个时钟输入口,以及包括第一时钟输出口、第二时钟输出口和状态输出口;
所述极性检测模块对两个所述时钟输入口输入的所述时钟信号进行时序分析,将时序超前的所述时钟信号从所述第一时钟输出口输出,将时序滞后的所述时钟信号从所述第二时钟输出口输出,以及将两个所述时钟信号的时序比较结果信号从所述状态输出口输出;
所述时间数字转换模块包括数字编码单元、环震使能单元、依次串联形成闭合环路的多级的差分延时单元以及多个触发器单元;
环震使能单元分别与所述闭合环路和第一时钟输出口连接,以接收并根据时序超前的所述时钟信号控制所述闭合环路的导通与关断;
每个所述差分延时单元包括第一输入端、第二输入端、第一输出端和第二输出端;每个所述差分延时单元的所述第一输出端和所述第二输出端输出的是互补的差分信号;
每个所述触发器单元分别包括两个触发输入口、两个触发输出口和一时钟信号口;每个所述触发器单元分别对应连接一个所述差分延时单元的所述第一输出端和第二输出端,以根据互补的所述差分信号从两个所述触发输出口输出成组的两个触发信号;每个所述触发器单元的所述时钟信号口连接所述第二时钟输出口,以接收序滞后的所述时钟信号;
所述数字编码单元分别连接所述极性检测模块的所述状态输出口以及每个所述触发器单元的两个所述触发输出口,以接收并根据所述时序比较结果信号和每组所述触发信号生成编码信号。
2.根据权利要求1所述的时间数字转化器,其特征在于,末级的所述差分延时单元的所述第一输出口或所述第二输出口还连接一计数器,所述计数器用于对末级的所述触发器单元输出的所述触发信号进行震荡周期的计算;
所述计数器还与所述数字编码单元连接,以将包含所述震荡周期的计数信号输出至所述数字编码单元中;
所述数字编码单元根据所述计数信号处理得到一量程参数。
3.根据权利要求1所述的时间数字转化器,其特征在于,每个所述差分延时单元还包括从所述第一输入端朝向所述第一输出端的第一延时器,从所述第二输入端朝向所述第二输出端的第二延时器,从所述第一输出端朝向所述第二输出端的第三延时器,以及从所述第二输出端朝向所述第一输出端的第四延时器。
4.根据权利要求1所述的时间数字转化器,其特征在于,每个所述触发器单元包括灵敏放大器结构。
5.根据权利要求1所述的时间数字转化器,其特征在于,所述状态输出口输出的所述时序比较结果信号包括一第一状态和一第二状态。
6.根据权利要求5所述的时间数字转化器,其特征在于,所述第一状态为高电平状态,所述第二状态为低电平状态。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于晶晨半导体(上海)股份有限公司,未经晶晨半导体(上海)股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201810065618.4/1.html,转载请声明来源钻瓜专利网。
- 上一篇:冷原子全光选态装置
- 下一篇:一种手表快速调时方法以及手表机芯