[发明专利]一种三维片上系统电路绑定中测试的优化方法和装置

权利要求书

1.一种三维片上系统电路绑定中测试的优化方法，其特征在于，包括：

对于在绑定中测试阶段待测试层中的任一测试组，将所述任一测试组作为目标测试组，确定所述目标测试组中的硬核和硅通孔；

将所述目标测试组中的硬核按测试时长的升序排序后形成的集合作为升序排序集合；

根据所述升序排序集合确定最小硬核集合中硬核的第一数量，所述最小硬核集合为对所述最小硬核集合中的硬核进行测试时，测试通路可通过所述目标测试组中的所有硅通孔；

获取每一检验集合对应的测试成本，其中，每一检验集合为所述升序排序集合中前第二数量的硬核组成的集合，第二数量从所述第一数量开始取值，直至逐一取值到第一总数量，所述第一总数量为所述目标测试组中的硅通孔的总数量，每一检验集合对应的测试成本为对每一检验集合中的硬核进行测试的成本；

确定最低测试成本，将所述最低测试成本对应的检验集合中的硬核确定为所述目标测试组在绑定中测试阶段进行测试的硬核。

2.根据权利要求1所述的方法，其特征在于，所述根据所述升序排序集合确定最小硬核集合中硬核的第一数量，包括：

确定所述目标测试组中的硅通孔的第二总数量；

按照所述升序排序集合中从前到后的顺序，逐一确定新增的与每一硬核相连接的硅通孔的数量；

根据所述第二总数量和新增的与每一硬核相连接的硅通孔的数量，确定所述第一数量。

3.根据权利要求2所述的方法，其特征在于，所述按照所述升序排序集合中从前到后的顺序，逐一确定新增的与每一硬核相连接的硅通孔的数量，包括：

对于所述升序排序集合中的任一硬核，将与所述升序排序集合中所述任一硬核之前的硬核相连接的硅通孔组成的集合作为硅通孔集合；

确定与所述任一硬核相连接的硅通孔；

在与所述任一硬核相连接的硅通孔中，确定不属于所述硅通孔集合的硅通孔的第三数量，将所述第三数量作为新增的与所述任一硬核相连接的硅通孔的数量。

4.根据权利要求2所述的方法，其特征在于，所述根据所述第二总数量和新增的与每一硬核相连接的硅通孔的数量，确定所述第一数量，包括：

按照所述升序排序集合中从前到后的顺序，逐一将所述第二总数量减去新增的与每一硬核相连接的硅通孔的数量，获得差值，每减去一次新增的与每一硬核相连接的硅通孔的数量，计数加一；

在所述差值为零时，将所述计数作为所述第一数量。

5.根据权利要求1所述的方法，其特征在于，所述获取每一检验集合对应的测试成本，包括：

对于任一检验集合，获取所述任一检验集合中的硬核的总测试时长；

确定每一硬核的良品率；

确定未参与测试的硬核，未参与测试的硬核为所述目标测试组中的硬核中除去所述任一检验集合中的硬核以后的硬核；

将所述任一检验集合中的硬核的总测试时长与未参与测试的硬核的良品率乘积的比值作为所述任一检验集合对应的测试成本。

6.根据权利要求5所述的方法，其特征在于，所述获取所述任一检验集合中的硬核的总测试时长，包括：

获取所述任一检验集合中的每一硬核的测试时长；

将所述任一检验集合中的每一硬核的测试时长之和作为所述任一检验集合中的硬核的总测试时长。

7.根据权利要求5所述的方法，其特征在于，所述确定每一硬核的良品率，包括：

根据历史数据确定预设值；

将所述预设值作为每一硬核的良品率。

8.一种三维片上系统电路绑定中测试的优化装置，其特征在于，包括：

至少一个处理器；以及与所述处理器通信连接的至少一个存储器，其中：

所述存储器存储有可被所述处理器执行的程序指令，所述处理器调用所述程序指令以执行如权利要求1至7任一所述的方法。

9.一种非暂态计算机可读存储介质，其特征在于，所述非暂态计算机可读存储介质存储计算机程序，所述计算机程序使所述计算机执行如权利要求1至7任一所述的方法。