[发明专利]相变化记忆体及其制造方法

说明书

一种相变化记忆体及其制造方法。制造相变化记忆体的方法包含以下操作：(a)形成堆叠层结构于基材上，堆叠层结构包含第一加热材料层、第二加热材料层以及第一介电层；(b)形成第一凹口贯穿堆叠层结构；(c)形成第一导电接触结构于第一凹口中；(d)图案化堆叠层结构，使堆叠层结构的剩余部分形成第一图案化加热材料层、第二图案化加热材料层以及第一图案化介电层；(e)形成第二凹口贯穿堆叠层结构的剩余部分，第二凹口将第一图案化加热材料层及第二图案化加热材料层断开，而形成第一多层加热组件以及第二多层加热组件；以及(f)形成相变化组件于第二凹口中。在此亦揭露一种相变化记忆体。在此揭露的相变化记忆体具有更高的写入数据速度及可靠度。

本申请是申请日为2016年03月23日、申请号为201610168967.X、发明名称为“相变化记忆体及其制造方法”的专利申请的分案申请。

技术领域

本发明是有关于一种相变化记忆体及其制造方法。

背景技术

计算机或其他电子装置通常配置有各种类型的记忆体，例如随机存取记忆体(RAM)、只读记忆体(ROM)、动态随机存取记忆体(DRAM)、同步动态随机存取记忆体(SDRAM)、相变化随机存取记忆体(PCRAM)或快闪记忆体。相变化记忆体是非挥发性的记忆体，可通过量测记忆体单元的电阻值而获取储存于其中的数据。一般而言，相变化记忆体单元包含加热组件以及相变化单元，相变化单元会因为受热而发生相变化。当通入电流至加热组件时，加热组件将电能转变成热量，所产生的热量促使相变化单元发生相的改变，例如从非晶相(amorphous)转变成结晶相(crystalline)。相变化单元在不同的晶相具有不同的电阻值，经由侦测或读取相变化单元的电阻值，便得以判断记忆体单元的数据型态。提供更高的写入速度及更好的可靠度一直是记忆体制造商努力的目标。

发明内容

根据本发明的多个实施方式，提供一种相变化记忆体的制造方法，此方法能够让相变化组件更快速地发生晶相变化，而且能够提高相变化记忆体的可靠度。此方法包含以下的操作：(a)形成一堆叠层结构于一基材上，堆叠层结构包含一第一加热材料层、一第二加热材料层以及一第一介电层夹设于第一加热材料层及第二加热材料层之间；(b)形成一第一凹口贯穿堆叠层结构；(c)形成一第一导电接触结构于第一凹口中，使第一导电接触结构接触第一加热材料层及第二加热材料层；(d)图案化堆叠层结构，使堆叠层结构的一剩余部分形成一第一图案化加热材料层、一第二图案化加热材料层以及一第一图案化介电层夹设于第一图案化加热材料层与第二图案化加热材料层之间，其中第一图案化加热材料层及第二图案化加热材料层接触第一导电接触结构；(e)形成一第二凹口贯穿堆叠层结构的剩余部分，第二凹口将第一图案化加热材料层及第二图案化加热材料层断开，其中第一图案化加热材料层及第二图案化加热材料层的残留部分在第二凹口的两侧分别形成一第一多层加热组件以及一第二多层加热组件，其中第一多层加热组件接触第一导电接触结构；以及(f)形成一相变化组件于第二凹口中，且相变化组件接触第一多层加热组件以及第二多层加热组件。

在某些实施方式中，上述方法可进一步以下操作：形成一第二介电层覆盖第一导电接触结构及相变化组件；形成一第三凹口贯穿第二介电层以及第二多层加热组件；以及形成一第二导电接触结构于第三凹口中，使第二导电接触结构接触第二多层加热组件。

在某些实施方式中，堆叠层结构还包含一第三介电层以及一第四介电层，第三介电层夹设在基材与第一介电层之间，第四介电层位于第二加热材料层上。

在某些实施方式中，在形成第二凹口之后，还包含：蚀刻第二凹口内的第一介电层的一侧壁、第三介电层的一侧壁以及第四介电层的一侧壁，使第一多层加热组件的一边缘凸出第一介电层的侧壁、第三介电层的侧壁以及第四介电层的侧壁。

在某些实施方式中，在图案化堆叠层结构的操作中，第一图案化加热材料层及第二图案化加热材料层各自包含一第一宽部、一第二宽部以及一颈部，各颈部桥接各自对应的第一宽部与第二宽部，且各颈部的一宽度小于各自对应的第一宽部的一宽度及第二宽部的一宽度。