[发明专利]一种可配置多码长、多码率的LDPC译码器

权利要求书

1.一种可配置多码长、多码率的低密度奇偶校验码LDPC译码器，其特征在于，包括顶层模块、核心译码层模块、校验层模块的三层结构；所述顶层模块包括存储输入软信息单元，存储输出软信息单元，存储校验和单元，译码控制单元，宏定义单元，核心译码单元；所述核心译码层模块包括初始化单元，迭代控制单元，变量信息处理单元VPU，校验信息处理单元CPU，迭代信息存储单元，行逻辑连接单元，列逻辑连接单元，校验单元；所述校验层模块包括校验核心单元，校验和计算单元；

所述宏定义单元，用于存储与码率一一对应的低密度奇偶校验码LDPC译码器的多个校验基矩阵以及多个标准扩展因子，将所有校验基矩阵按照不同的标准扩展因子进行扩展，得到与码长一一对应的校验矩阵；通过更换输入的低密度奇偶校验码LDPC译码器的校验基矩阵，实现不同码率的配置，通过更换输入的低密度奇偶校验码LDPC译码器的标准扩展因子，实现码长的配置；

所述核心译码单元，采用部分并行结构，用于完成低密度奇偶校验码LDPC译码器的初始化、迭代译码、校验工作；所述核心译码单元采用部分并行结构是指，核心译码单元包括1个初始化单元，1个校验单元，1个迭代控制单元，m个并行工作的变量信息处理单元VPU，n个并行工作的校验信息处理单元CPU，g个并行工作的行逻辑连接单元，h个并行工作的列逻辑连接单元，k个并行工作的迭代信息存储单元，m、n、k分别表示由所有校验基矩阵中的最大列数、最大行数、最大权重数所确定的数值，g与m的取值相等，h与n的取值相等；

所述变量信息处理单元VPU，用于更新变量节点的变量信息，变量信息处理单元VPU共有15种输入端口数量的变量信息处理单元VPU模块，核心译码单元以宏定义单元输入的校验基矩阵的各列权重为基准，选取相应的变量信息处理单元VPU模块，核心译码单元以宏定义单元输入的校验基矩阵的最大列数为基准，选取变量信息处理单元VPU的总数；所述变量信息处理单元VPU共有15种输入端口数量的变量信息处理单元VPU模块是指，每种模块具有唯一的输入端口数量，输入端口的数量值自[2,16]设置，输入端口数量值大的变量信息处理单元VPU模块向下兼容输入端口数量值小的变量信息处理单元VPU模块，将输入端口数量值大的变量信息处理单元VPU的部分输入引脚接地，以替代输入端口数量值小的变量信息处理单元VPU；

所述校验信息处理单元CPU，用于更新校验节点的校验信息，校验信息处理单元CPU共有15种输入端口数量的校验信息处理单元CPU模块，核心译码单元以宏定义单元输入的校验基矩阵的各行权重为基准，选取相应的校验信息处理单元CPU模块，核心译码单元以宏定义单元输入的校验基矩阵的最大行数为基准，选取校验信息处理单元CPU的总数量；所述校验信息处理单元CPU共有15种输入端口数量的校验信息处理单元CPU模块是指，每种模块具有唯一的输入端口数量，输入端口的数量值自[2,16]设置，输入端口数量值大的校验信息处理单元CPU模块向下兼容输入端口数量值小的校验信息处理单元CPU模块，将输入端口数量值大的校验信息处理单元CPU的部分输入引脚接地，以替代输入端口数量值小的校验信息处理单元CPU；

所述迭代信息存储单元，包括迭代信息存储器和偏移地址生成器，所述偏移地址生成器用于产生迭代信息存储器的读写地址，偏移地址生成器利用宏定义单元输出的校验基矩阵元素的位置信息，按照逆序写入，顺序读出的方式产生迭代信息存储器的读写地址；

所述行逻辑连接单元，用于从宏定义单元输入的所有校验基矩阵的最大行数中选取相应的端口总数，以端口总数为基准确定校验信息处理单元CPU与迭代信息存储单元的逻辑连接方式；

所述列逻辑连接单元，利用从宏定义单元输入的所有校验基矩阵的最大列数中选取相应的端口总数，以端口总数为基准确定变量信息处理单元VPU与迭代信息存储单元的逻辑连接方式；

所述校验单元，用于完成译码的校验工作，对每次变量信息处理单元VPU输出的软信息进行译码判决，当校验和为0时，译码正确，停止迭代，否则继续下一次迭代译码，直到达到最大迭代次数为止。