[发明专利]具有CSL输运层的SiC沟槽结势垒肖特基二极管及其制作方法有效

专利信息
申请号: 201810075436.5 申请日: 2018-01-25
公开(公告)号: CN108346688B 公开(公告)日: 2021-03-02
发明(设计)人: 汤益丹;刘新宇;白云;董升旭;杨成樾 申请(专利权)人: 中国科学院微电子研究所
主分类号: H01L29/06 分类号: H01L29/06;H01L21/329;H01L29/872
代理公司: 中科专利商标代理有限责任公司 11021 代理人: 任岩
地址: 100029 *** 国省代码: 北京;11
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 具有 csl 输运 sic 沟槽 结势垒肖特基 二极管 及其 制作方法
【权利要求书】:

1.一种具有CSL输运层结构的SiC沟槽结势垒肖特基二极管,包括:

N++-SiC衬底;

N--SiC外延层,形成于所述N++-SiC衬底正面;

所述N++-SiC衬底背面设有N型欧姆接触;

其特征在于:

还包括:CSL电流输运层,形成于所述N--SiC外延层上,包括:多个第一CSL电流输运层和多个第二CSL电流输运层,所述第一CSL电流输运层和第二CSL电流输运层相间排列;

第一CSL电流输运层上有选择性P++-SiC区域环,P++-SiC区域环上是与之对应的凹槽结构,凹槽结构上有肖特基接触电极;第二CSL电流输运层上直接是肖特基接触电极;

肖特基接触电极外围设有多个P+-SiC保护环和一个N+场截止环;

所述的CSL电流输运层的掺杂浓度为8E16cm-3-1E18cm-3之间,注入深度大于0.5um,小于N--SiC外延层厚度;和/或,

多个第一CSL电流输运层、第二CSL电流输运层和N+场截止环一起注入形成;

肖特基接触电极边缘设有SiO2钝化层;

在SiO2钝化层上方设有场板。

2.根据权利要求1所述的SiC沟槽结势垒肖特基二极管,其特征在于:

所述凹槽结构的槽宽为1um-8um之间,槽间距为1um-10um之间,槽深为0.5um-1um之间。

3.根据权利要求1所述的SiC沟槽结势垒肖特基二极管,其特征在于:

所述P++-SiC区域环的掺杂浓度高于P+-SiC保护环和第一CSL电流输运层的掺杂浓度;和/或,

肖特基接触电极由Mo、Al或者更低势垒金属形成。

4.一种SiC沟槽结势垒肖特基二极管的制作方法,其特征在于,该制作方法包括:

提供N++-SiC衬底,在N++-SiC衬底正面生长N--SiC外延层,在N--SiC外延层上选择性刻蚀凹槽;

在N--SiC外延层上制作CSL电流输运层及N+场截止环;

所述的CSL电流输运层的掺杂浓度为8E16cm-3-1E18cm-3之间,注入深度大于0.5um,小于N--SiC外延层厚度;和/或,

多个第一CSL电流输运层、第二CSL电流输运层和N+场截止环一起注入形成;

在N--SiC外延层上,凹槽下方注入形成P++区域和P+场限环区域;

N++-SiC衬底背面形成背面欧姆接触;

在N--SiC外延层表面淀积SiO2并形成肖特基窗口,形成肖特基接触电极和场板,并生长封装加厚金属。

5.根据权利要求4所述的制作方法,其特征在于,所述在N++-SiC衬底正面生长N--SiC外延层包括:

在掺杂浓度为1018~1019cm-3水平的N++-SiC衬底正面利用CVD工艺外延N--SiC层;所述N--SiC外延层掺杂水平为5×1015cm-3~2×1016cm-3,厚度为5~100μm。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国科学院微电子研究所,未经中国科学院微电子研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201810075436.5/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top