[发明专利]带隙基准电路

权利要求书

1.一种带隙基准电路，其特征在于，所述带隙基准电路包括低电压降落稳压器和基准电路，其中：

所述低电压降落稳压器输出一调控电源，并将所述调控电源提供至所述基准电路，所述调控电源保持恒定并作为所述基准电路的电源，所述基准电路输出带隙参考电压。

2.如权利要求1所述的带隙基准电路，其特征在于，一电源电压提供至所述低电压降落稳压器，所述电源电压为1.6V～3.8V。

3.如权利要求2所述的带隙基准电路，其特征在于，所述调控电源为1.6V，所述带隙参考电压为1.2V。

4.如权利要求2所述的带隙基准电路，其特征在于，所述低电压降落稳压器包括第一运算放大器、第一晶体管和电压反馈电路，其中：

所述第一晶体管耦合在所述电源电压和所述调控电源之间；所述第一运算放大器输出第一栅控电压，以控制所述第一晶体管导通或关断；

所述电压反馈电路提供一反馈电压至所述第一运算放大器，所述第一栅控电压与所述反馈电压为正相关关系；

所述第一晶体管为P沟道场效应晶体管。

5.如权利要求4所述的带隙基准电路，其特征在于，所述第一运算放大器的反向输入端输入带隙参考电压，所述第一运算放大器的正向输入端输入所述反馈电压；

所述第一晶体管的栅极连接所述第一运算放大器的输出端，所述第一晶体管的源极输入所述电源电压，所述第一晶体管的漏极连接所述电压反馈电路，并耦合至所述调控电源；

所述电压反馈电路包括第一电阻和第二电阻，所述第一电阻一端连接所述第一晶体管的漏极，另一端连接所述第一运算放大器的正向输入端，所述第二电阻一端接地，另一端连接所述第一运算放大器的正向输入端。

6.如权利要求1所述的带隙基准电路，其特征在于，所述基准电路包括第二晶体管和第三晶体管，其中：

所述第二晶体管和所述第三晶体管为P沟道场效应晶体管，所述第二晶体管的源极和所述第三晶体管的源极连接所述调控电源，所述第二晶体管的栅极和所述第三晶体管的栅极相连接。

7.如权利要求6所述的带隙基准电路，其特征在于，所述基准电路还包括第二运算放大器，其中：

所述第二运算放大器的输出端连接所述所述第二晶体管的栅极和所述第三晶体管的栅极，所述第二运算放大器的反向输入端连接所述第二晶体管的漏极，所述第二运算放大器的正向输入端连接所述第三晶体管的漏极。

8.如权利要求7所述的带隙基准电路，其特征在于，所述基准电路还包括第四晶体管和第五晶体管，其中：

所述第四晶体管和所述第五晶体管为PNP型三极管，所述第四晶体管的发射极耦合所述第二运算放大器的反向输入端，所述第五晶体管的发射极耦合所述第二运算放大器的正向输入端，所述第四晶体管的集电极和基极接地，所述第五晶体管的集电极和基极接地。

9.如权利要求8所述的带隙基准电路，其特征在于，所述基准电路还包括第三电阻、第四电阻和第五电阻，其中：

所述第二运算放大器的反向输入端连接所述第三电阻的一端，所述第三电阻的另一端连接所述第四晶体管的发射极，所述第二运算放大器的正向输入端连接所述第四电阻的一端，所述第四电阻的另一端连接所述第五电阻的一端，所述第五电阻的另一端连接所述第五晶体管的发射极。

10.如权利要求8所述的带隙基准电路，其特征在于，所述第二运算放大器的正向输入端和反向输入端的电平相等。