[发明专利]图案化方法有效

申请号：	201810082395.2	申请日：	2018-01-29
公开（公告）号：	CN109216168B	公开（公告）日：	2021-02-26
发明（设计）人：	张峰溢;李甫哲;陈界得	申请（专利权）人：	联华电子股份有限公司;福建省晋华集成电路有限公司
主分类号：	H01L21/033	分类号：	H01L21/033;H01L21/3213
代理公司：	北京市柳沈律师事务所 11105	代理人：	陈小雯
地址：	中国台***	国省代码：	台湾;71
权利要求书：	查看更多	说明书：	查看更多
摘要：
搜索关键词：	图案方法
钻瓜网技术展会专利词库专利权人专利榜在售专利公布日期热门专利

【说明书】：

本发明公开了一种图案化方法，其包括：先在目标层上形成硬掩模层、下部图案转移层及上部图案转移层。再进行第一SARP制作工艺，将上部图案转移层图案化成上部图案掩模。进行第二SARP制作工艺，将下部图案转移层图案化成下部图案掩模。上部图案掩模及下部图案掩模定义孔图案。在孔图案中填充介电层。介电层及上部图案掩模被回蚀直到下部图案掩模被暴露。下部图案掩模被去除，形成岛状图案。再以岛状图案作为蚀刻硬掩模，将硬掩模层图案化成硬掩模图案。再以硬掩模图案作为蚀刻硬掩模，将目标层图案化成目标图案。

技术领域

本发明涉及集成电路制造领域，更具体地说，本发明涉及用于在芯片上形成集成电路特征结构的图案化方法。

背景技术

随着技术的进步，集成电路(IC)的尺寸不断缩小。传统上，集成电路特征通过光刻制作工艺进行图案化。然而，目前的光刻制作工艺技术正面临其分辨率的极限。

随着半导体元件的集成度的增加，使用超过分辨率极限的光刻制作工艺可能难以形成超细图案。在这个技术领域中仍需要一种用于光刻制作工艺的分辨率增强方法，具有改进的可制造性。

发明内容

本发明的一个目的在于提供一种用于在芯片上形成具有改进的可制造性的集成电路特征的图案化方法。

本发明的一实施例公开了一种图案化方法。先提供一基板，其上具有目标层。在目标层上形成硬掩模层。在硬掩模层上形成下部图案转移层。在下部图案转移层上形成上部图案转移层。进行第一自对准反向图案化(SARP)制作工艺以将上部图案转移层图案化成下部图案转移层上的上部图案掩模。进行第二自对准反向图案化制作工艺以将下部图案转移层图案化成下部图案掩模。上部图案掩模及下部图案掩模一起定义孔图案的阵列。在孔图案阵列填充有机介电层。有机介电层及上部图案掩模被回蚀直到下部图案掩模被暴露。移除下部图案掩模，留下硬掩模层上剩余的有机介电层以形成岛状图案。以岛状图案作为蚀刻硬掩模，将硬掩模层图案化为硬掩模图案。以硬掩模图案作为蚀刻硬掩模，将目标层图案化为目标图案。

为让本发明上述目的、特征及优点能更明显易懂，下文特举优选实施方式，并配合所附的附图，作详细说明如下。然而优选实施方式与附图仅供参考与说明用，并非用来对本发明加以限制者。

附图说明

为本发明一实施例于在基底上形成半导体特征的方法的示意性俯视图；

分别为的切线I-I’所视的示意性剖视图；

为第一自对准反向图案化(SARP)制作工艺中的步骤的示意图；

图20为一侧视图，例示出在第二自对准反向图案化(SARP)制作工艺中的中间掩模堆叠结构的示意图；

图21为一侧视图，例示出在第二自对准反向图案化(SARP)制作工艺中的掩模堆叠结构的示意图；

为用于在存储单元阵列区域中的存储节点接垫上形成存储节点开口的示例性方法的示意图；

为本发明实施例所绘示的存储单元阵列区域101中的存储节点接垫的各种形状示意图。

主要元件符号说明

10 基底

101 存储单元阵列区域