[发明专利]半导体装置以及半导体装置的制造方法

说明书

公开了一种半导体装置以及半导体装置的制造方法。提供能够提高沟槽的上部边缘中的栅极绝缘膜的耐压的半导体装置以及其制造方法。半导体装置(1)包含：形成有栅极沟槽(9)的n型SiC基板(2)；一体地包含侧面绝缘膜(18)和底面绝缘膜(19)的栅极绝缘膜(16)；以及被埋入到栅极沟槽(9)的栅极电极(15)，该栅极电极(15)选择性地具有在上部边缘(26)中重叠于SiC基板(2)的表面(21)的重叠部(17)，在该半导体装置(1)中，在侧面绝缘膜(18)以在上部边缘(26)中向栅极沟槽(9)的内部突出的方式，形成与该侧面绝缘膜(18)的其它部分相比选择性地变厚的悬垂部(27)。

本申请是于2014年10月27日进入中国国家阶段的、国家申请号为201380022113.5的发明专利申请（国际申请号：PCT/JP2013/061765）的分案申请。

技术领域

本发明涉及具有沟槽栅极构造的半导体装置以及其制造方法。

背景技术

例如专利文献1公开了一种沟槽栅极纵型MOSFET，该沟槽栅极纵型MOSFET包含：外延层，形成有有源单元阵列和栅极极总线区；栅极沟槽，形成于有源单元阵列；栅极氧化膜，形成于栅极沟槽；栅极电极，由埋入到栅极沟槽的多晶硅构成；沟槽，形成于栅极极总线区，与栅极沟槽相连；以及栅极总线，由在栅极总线区中以覆盖外延层的表面的方式埋入到沟槽的多晶硅构成。

现有技术文献

专利文献

专利文献1：特表2006-520091号公报。

发明内容

用于解决课题的方案

本发明的半导体装置包含：第一导电型的半导体层，形成有栅极沟槽；栅极绝缘膜，形成于所述栅极沟槽的侧面和底面，所述栅极绝缘膜一体地包含所述侧面上的侧面绝缘膜和所述底面上的底面绝缘膜；以及栅极电极，被埋入到所述栅极沟槽，所述栅极电极选择性地具有在形成于所述栅极沟槽的开口端的上部边缘中重叠于所述半导体层的表面的重叠部，所述侧面绝缘膜以在所述上部边缘中向所述栅极沟槽内部突出的方式包含与该侧面绝缘膜的其它部分相比选择性地变厚的悬垂部。

根据该结构，因为在栅极沟槽的上部边缘形成有悬垂部，所以能够提高上部边缘中的栅极绝缘膜的耐压。因此，即使在栅极导通时电场在上部边缘集中，也能够防止在上部边缘的栅极绝缘膜的绝缘破坏。其结果是，能够提高对栅极导通电压的可靠性。

优选的是，所述栅极沟槽的所述上部边缘包含使所述半导体层的所述表面与所述栅极沟槽的所述侧面连接的倾斜面。

由此，能够在栅极导通时使施加到上部边缘的电场分散到倾斜面内，缓和电场集中。

优选的是，所述栅极沟槽的所述上部边缘包含使所述半导体层的所述表面与所述栅极沟槽的所述侧面连接的圆形面。

由此，能够在栅极导通时使施加到上部边缘的电场分散到圆形面内，缓和电场集中。

优选的是，所述底面绝缘膜比所述侧面绝缘膜的其它部分厚。

由此，能够减低由经由底面绝缘膜相互面对的栅极电极和半导体层构成的电容器的容量。其结果是，能够减低作为栅极整体的容量(栅极容量)。另外，因为能够提高底面绝缘膜的耐压，所以还能够防止栅极断开时的底面绝缘膜的绝缘破坏。

优选的是，所述栅极绝缘膜进一步包含形成于所述半导体层的所述表面的平面绝缘膜，所述平面绝缘膜比所述侧面绝缘膜的其它部分厚。

由此，能够减低由经由平面绝缘膜相互面对的栅极电极(重叠部)与半导体层构成的电容器的容量。其结果是，能够减低作为栅极整体的容量(栅极容量)。

优选的是，所述栅极沟槽的底部的下部边缘包含使所述栅极沟槽的所述侧面与所述底面连接的圆形面。