[发明专利]成像装置和电子设备

说明书

本发明涉及成像装置和电子设备。其中，成像装置包括：第一单元，包括第一组四个光电转换区、第一组四个传输晶体管、第一浮动扩散部和第一组两个滤色器；第二单元，包括第二组四个光电转换区、第二组四个传输晶体管、第二浮动扩散部和第二组两个滤色器，其中所述第一单元和所述第二单元沿水平方向布置；布线，连接到所述第一浮动扩散部和所述第二浮动扩散部；共用晶体管，至少包括放大晶体管，所述放大晶体管具有经由所述布线连接到所述第一浮动扩散部和所述第二浮动扩散部的栅极，所述共用晶体管沿所述水平方向布置；以及第一垂直信号线，连接到所述放大晶体管，所述第一垂直信号线沿垂直方向延伸。

本申请是申请日为2016年3月17日、发明名称为“固态成像元件、成像装置及电子设备”的申请号为201680001468.X的专利申请的分案申请。

技术领域

本发明涉及固态成像元件、成像装置和电子设备。本发明特别地涉及以使多个像素共用FD以在不降低灵敏度和转换效率的同时进一步低成本地使像素小型化的方式构造的固态成像元件、成像装置和电子设备。

背景技术

在被称为“双像素”的互补金属氧化物半导体(CMOS)成像元件中，共用片上透镜(在下文中有时将其简称为“OCL”)的多个像素(光电二极管)(在下文中有时将其简称为“PD”)共用相同的浮动扩散部(在下文中有时将其简称为“FD”)。

更具体地，被称为“双像素”的CMOS成像元件具有使两个像素共用FD的结构。在这种成像元件中，两个像素的传输栅极(在下文中有时将其简称为“TRG”)彼此相邻地布置，且多晶硅(Poly-Si)栅极具有双层结构。通过这种结构，可以实现FD区域的缩小和PD区域的扩大，且因此可以提高灵敏度和饱和信号量(在下文中有时将其简称为“Qs”)。

引用文献列表

专利文献

专利文献1：日本专利申请特开第2004-319837号

发明内容

本发明要解决的技术问题

然而，在上述的被称为“双像素”的CMOS成像元件中，FD仅被共用OCL的像素共用，由此像素尺寸的进一步小型化导致布局的自由度降低。

在上面布置元件的基板表面的前段制程(front-end-of-line，FEOL)布局中紧密地布置像素的情况下，确保了最大PD区域，且由此不可避免地减小放大晶体管(在下文中有时将其简称为“AMP晶体管”)的宽度(长度L)。这可能会导致随机噪声的恶化。

另一方面，为了避免随机噪声的恶化，不可避免地缩小PD区域。这可能会导致灵敏度和Qs的降低。

另外，为了上面形成用于匹配高动态范围(HDR)驱动的布线的基板表面的后段制程(back-end-of-line，BEOL)布局，控制线的数量更大，且更难以布置这类控制线。

此外，在需要多条垂直控制线(在下文中有时将简称为“VSL”)来实现高速读取的情况下，VSL中的相邻VSL之间需要具有小的间距，且由此由VSL中的相邻VSL之间的电容耦合引起的寄生电容的影响变大。

此外，虽然为了上述目的可以增大线路层的数量，但是不仅成本由于线路层数量的这种增大而增加，而且由FD线与外围线之间的电容耦合引起的寄生电容会由于FD线的复杂布局而增大。由此，转换效率可能降低。

本发明是针对上述情况而提出的，并特别地在不降低灵敏度和转换效率的情况下通过被多个像素共用OCCF来以低的成本使像素进一步小型化。

技术问题的解决方案