[发明专利]半导体结构及其形成方法

权利要求书

1.一种半导体结构形成方法，其特征在于，包括：

提供基底，所述基底部分表面具有栅极，所述栅极一侧的所述基底内具有掺杂区，所述基底表面还具有覆盖所述掺杂区顶部、所述栅极顶部及侧壁的介质层；

在所述介质层内形成凹槽，所述凹槽露出所述掺杂区顶部；

在所述介质层内形成通孔，所述通孔露出所述栅极部分顶部；

形成填充满所述凹槽的第一导电掺杂层，所述第一导电掺杂层与所述掺杂区形成欧姆接触；

形成填充满所述通孔的第二导电掺杂层，所述第二导电掺杂层与所述栅极形成欧姆接触。

2.如权利要求1所述的半导体结构形成方法，其特征在于，所述第一导电掺杂层材料为多晶硅或锗化硅；所述第二导电掺杂层材料为多晶硅或锗化硅。

3.如权利要求1所述的半导体结构形成方法，其特征在于，所述第二导电掺杂层材料与所述第一导电掺杂层材料相同；在同一工艺步骤中，形成所述第一导电掺杂层及所述第二导电掺杂层。

4.如权利要求3所述的半导体结构形成方法，其特征在于，所述第一导电掺杂层材料与所述掺杂区材料的功函数相等；所述第二导电掺杂层材料与所述栅极材料的功函数相等。

5.如权利要求4所述的半导体结构的形成方法，其特征在于，所述第一导电掺杂层的材料为多晶硅；所述第二导电掺杂层的材料为多晶硅。

6.如权利要求1所述的半导体结构形成方法，其特征在于，所述掺杂区内掺杂有N型离子或P型离子，所述第一导电掺杂层内掺杂有N型离子或P型离子，所述掺杂区内的掺杂离子与所述第一导电掺杂层内的掺杂离子类型相同。

7.如权利要求6所述的半导体结构形成方法，其特征在于，所述第一导电掺杂层内掺杂有N型离子，所述N型离子的注入剂量大于1E16atoms/cm²。

8.如权利要求1所述的半导体结构形成方法，其特征在于，所述栅极内掺杂有N型离子或P型离子，所述第二导电掺杂层内掺杂有N型离子或P型离子，所述栅极内的掺杂离子与所述第二导电掺杂层内的掺杂离子类型相同。

9.如权利要求8所述的半导体结构形成方法，其特征在于，所述第二导电掺杂层内掺杂有N型离子，所述N型离子的注入剂量大于1E16atoms/cm²。

10.如权利要求1所述的半导体结构形成方法，其特征在于，所述基底包括像素区域，且形成的所述半导体结构包括像素器件；所述掺杂区用于形成像素器件的浮动扩散区。

11.如权利要求10所述的半导体结构形成方法，其特征在于，所述基底还包括逻辑区域，且形成的所述半导体结构还包括逻辑器件；还包括：位于所述逻辑区域基底部分表面的逻辑栅极；位于所述逻辑栅极两侧的所述基底内的逻辑源漏掺杂区；位于所述逻辑栅极顶部的钨化合物层；位于所述钨化合物层顶部的导电层；其中，所述介质层覆盖所述逻辑栅极顶部和侧壁、以及所述逻辑源漏掺杂区顶部。

12.如权利要求11所述的半导体结构形成方法，其特征在于，所述钨化合物层的材料为氮化钨或硅化钨；所述导电层的材料为钨。

13.如权利要求11所述的半导体结构形成方法，其特征在于，还包括：在所述介质层内形成第一开口，所述第一开口露出所述逻辑源漏掺杂区顶部；在所述介质层内形成第二开口，所述第二开口露出所述导电层部分顶部；在所述第一开口露出的逻辑源漏掺杂区顶部形成硅化金属层；在所述硅化金属层顶部形成填充满所述第一开口的第一金属层；在所述导电层顶部形成填充满所述第二开口的第二金属层。