[发明专利]一种新型张弛振荡器电路

说明书

本发明公开了一种新型张弛振荡器电路，相对于传统的张弛结构振荡器需使用两个比较器才可以正常工作的问题，本发明仅使用一个比较器即可以完成振荡频率的输出，巧妙避开了两个比较器之间的匹配难的问题，不仅降低了功耗，减少了面积开销，也使得振荡器的频率输出更加稳定。

技术领域

本发明用于集成电路设计领域，具体涉及一种新型张弛振荡器电路。

背景技术

提到便携式电子产品中的时钟源，最先想到的便是晶振电路。的确，晶振电路以其良好的频率精确性和稳定性在消费类芯片中的发展和应用取得了巨大成功。然而，晶振电路仍然存在两个致命的弊端：首先，起振时间较长。虽然近年来国内外采用了多种技术手段来减小晶振的起振时间，但是，因其晶体固有特性制约，几百微秒甚至毫秒级别的起振时间仍是在许多应用条件下无法接受的；第二，晶体的使用必然带来成本的开销。一方面晶体的价格甚至比一些芯片价格还要贵，另一方面，还会带来PCB板的开销，在一些便携式产品的应用中越来越受制约。因此，时钟源的片上集成化已成为近年来消费类芯片设计研究的一个重要方向。

张弛振荡器以其成本低便于集成的特点而备受推崇，然而张弛振荡器输出频率的稳定性与精确性易受自身结构及外界环境影响而存在不足。图1是一个较为典型的张弛结构振荡器，其工作原理主要是偏置电流产生模块为电流源I提供偏置电流，在初始时刻电容C1被下拉到地，偏置电流流过C2给其充电至Vc2，当Vc2电压高于比较器的参考电压VREF时比较器翻转，比较器翻转输出经RS触发器后再控制充放电电容开关导致电容C2被下拉到地，偏置电流流过C1给其充电，就这样此过程交替进行从而产生时钟输出。然而，在这个结构中使用了两个比较器，为了得到一个稳定且精确的振荡频率，比较器COM1和COM2需精确匹配，这样才能保证比较器引入的延时尽可能一致，从而两个比较器输出在经过RS触发器后可以得到一个准确的频率以及准确的50%占空比的时钟。如果比较器存在失配，首先，振荡频率会产生偏差，另外，输出时钟也不是标准的50%占空比，在一些对时钟占空比有约束的数字电路中，这种偏差是不能接受的。然而，这种常规结构的张弛振荡器，比较器COM1和比较器COM2良好匹配又是一个棘手的设计难题，既要从电路设计又要从版图布局多方面综合考虑，这无疑增加了设计难度。

发明内容

本发明要解决的问题在于：针对常规的张弛振荡器电路两个比较器之间匹配较难，从而导致振荡频率输出易产生偏差且时钟占空比难以保证50%的问题，提出了一种新型的张弛振荡器电路，本发明的主要特征在于：

所述的电路包括一个参考电流产生电路，一个电流源I，两个PMOS管P1、P2，四个NMOS管N1、N2、N3、N4，两个电容C1、C2，一个比较器COM，两个BUFFER模块BUF1、BUF2，一个反相器INV，一个D触发器D0，其中，参考电流产生电路接电流源I的一端，电流源I的另一端接电源VDD，电流源I的第三端接PMOS管P1的源极和PMOS管P2的源极，PMOS管P1的漏极接NMOS管N1的漏极和电容C1的一端以及NMOS管N3的漏极，电容C1的另一端接地，NMOS管N1的源极也接地，PMOS管P2的漏极接NMOS管N2的漏极和电容C2的一端以及NMOS管N4的漏极，电容C2的另一端接地，NMOS管N2的源极也接地，NMOS管N3的源极接NMOS管N4的源极并接到比较器COM的正向输入端，比较器COM的反向输入端接参考电压端口VREF，比较器的输出端接BUFFER模块BUF1的输入端，BUF1的输出端接D触发器D0的时钟输入端CK，D触发器D0的数据输出端Q接反相器INV的输入端和BUFFER模块BUF2输入端，同时还分别PMOS管P1的栅极、NMOS管N1的栅极和NMOS管N4的栅极，反相器INV的输出端接D触发器D0的数据输入端D，D触发器D0的反向数据输出端分别接PMOS管P2的栅极、NMOS管N2的栅极和NMOS管N3的栅极，BUFFER模块BUF2的输出端接端口CLK。

本发明的主要特点在于：

1.结构简单：本发明仅在常规张弛结构振荡器中，巧妙的增加了两个MOS管开关且只需要一个比较器即可完成正常工作；