[发明专利]一种控制异构混合内存系统冷重启的方法及BMC

权利要求书

1.一种控制异构混合内存系统冷重启的方法，应用于计算机系统中的基板管理控制器BMC，其特征在于，包括：

在所述计算机系统发出冷重启信号后，生成数据保护信号，以便于所述计算机系统中的非易失性存储器NVM在接收到所述数据保护信号后进行数据写回操作；

检测到所述NVM完成数据写回操作后，控制复杂可编程逻辑器件CPLD对计算板进行断电操作后再进行上电操作，并在所述计算板完成上电后，引导基本输入输出系统BIOS进行快速通道互联QPI启动；

在所述BIOS完成QPI启动后控制所述计算机系统中的CPU访问所述NVM的通道连通，并控制所述计算机系统中的动态随机存取存储器DRAM与所述NVM之间的内存信息交互，且引导所述BIOS完成剩余启动流程，控制所述计算机系统完成冷重启；

其中，所述控制所述计算机系统中的CPU访问所述NVM的通道连通的过程具体为：

分别配置所述计算机系统中的第一现场可编程逻辑门阵列FPGA和挂载所述NVM的第二FPGA；

控制所述计算机系统中的CPU与第一FPGA之间的访问通道连通，并控制所述第一FPGA与所述第二FPGA之间的访问通道连通，以便于所述CPU依次通过所述第一FPGA和所述第二FPGA访问所述NVM。

2.如权利要求1所述的控制异构混合内存系统冷重启的方法，其特征在于，在控制CPLD对计算板进行断电操作之后，在控制CPLD对所述计算板进行上电操作之前，该方法还包括：

在所述计算板断电后开始计时，当计时时间到达预设时间时，生成上电操作信号，以便于所述CPLD在接收到所述上电操作信号后对所述计算板进行上电操作。

3.如权利要求2所述的控制异构混合内存系统冷重启的方法，其特征在于，所述预设时间为5s。

4.如权利要求1所述的控制异构混合内存系统冷重启的方法，其特征在于，所述内存信息包括内存容量及内存地址。

5.如权利要求4所述的控制异构混合内存系统冷重启的方法，其特征在于，所述控制所述计算机系统中的动态随机存取存储器DRAM与所述NVM之间的内存信息交互的过程具体为：

从所述CPU中获取该计算机系统中DRAM的内存信息，并将所述DRAM的内存信息发送至所述第二FPGA；

从所述第二FPGA中获取所述第二FPGA根据所述DRAM的内存信息及所述DRAM和所述NVM的拼接顺序相应地确定的NVM的内存信息；

将确定的NVM的内存信息发送至所述BIOS，完成所述DRAM与所述NVM之间的内存信息的交互。

6.如权利要求1所述的控制异构混合内存系统冷重启的方法，其特征在于，所述分别配置所述计算机系统中的第一现场可编程逻辑门阵列FPGA和挂载所述NVM的第二FPGA的过程具体为：

根据所述计算机系统中的第一FPGA和挂载所述NVM的第二FPGA两个芯片的芯片说明相应地写入规定数据至两个所述芯片。

7.如权利要求5或6所述的控制异构混合内存系统冷重启的方法，其特征在于，所述引导基本输入输出系统BIOS进行快速通道互联QPI启动的过程具体为：

引导BIOS进行QPI慢速启动；

在接收到所述BIOS在完成QPI慢速启动后生成的重启信号后引导所述BIOS进行QPI快速启动。

8.如权利要求7所述的控制异构混合内存系统冷重启的方法，其特征在于，所述第一FPGA具体为Virtex7 2000T型FPGA，所述第二FPGA具体为Virtex7 690T型FPGA。

9.一种控制异构混合内存系统冷重启的BMC，其特征在于，包括：

数据保护单元，用于在计算机系统发出冷重启信号后，生成数据保护信号，以便于所述计算机系统中的NVM在接收到所述数据保护信号后进行数据写回操作；

断电上电单元，用于检测到所述NVM完成数据写回操作后，控制CPLD对计算板进行断电操作后再进行上电操作，并在所述计算板完成上电后，引导BIOS进行QPI启动；

冷重启单元，用于在所述BIOS完成QPI启动后控制所述计算机系统中的CPU访问所述NVM的通道连通，并控制所述计算机系统中的DRAM与所述NVM之间的内存信息交互，且引导所述BIOS完成剩余启动流程，控制所述计算机系统完成冷重启；

其中，所述控制所述计算机系统中的CPU访问所述NVM的通道连通的过程具体为：

分别配置所述计算机系统中的第一现场可编程逻辑门阵列FPGA和挂载所述NVM的第二FPGA；

控制所述计算机系统中的CPU与第一FPGA之间的访问通道连通，并控制所述第一FPGA与所述第二FPGA之间的访问通道连通，以便于所述CPU依次通过所述第一FPGA和所述第二FPGA访问所述NVM。