[发明专利]双缓冲数据驱动邻接互连接口电路

说明书

双缓冲数据驱动邻接互连接口电路主要适用于可重构阵列处理器结构中相邻处理元之间的数据传递，属于集成电路设计技术领域。目的在于通过双缓冲策略一方面实现数据的乒乓存储，另一方面截断数据驱动接口内部过长的组合反馈链，以此提高电路工作频率、降低数据传递延迟。本设计由2个数据寄存器、2个有效信号寄存器、1个有效信号选择器、1个数据选择器、1个输入选择寄存器、1个输出选择寄存器、1个应答信号寄存器和一些辅助电路构成，利用双缓冲数据缓存结构有效截断了数据驱动邻接互连接口电路中过长的组合反馈链，提高电路工作频率的同时实现了相邻处理元间数据的近乎零延迟访问。

技术领域

本发明属于集成电路设计技术领域，尤其涉及到可重构计算结构中相邻处理元之间的数据传递。

背景技术

通用处理器通过软件编程实现算法的计算，具有较高的灵活性。而计算机体系结构从单一处理核向多核、众核体系结构的发展，一定程度上提升了通用处理器的并行性，但是面向日益增长的数据密集型和计算密集型应用，通用处理器表现出明显的性能劣势。专用处理器具有较优的性能，但是一旦设计完成，电路功能确定，不能更改。如果算法发生变化，则需要重新进行电路设计，设计周期长，成本高。难以满足不断革新的新应用发展需求。

可重构计算能够在电路设计完成后，通过重构信息对电路的功能进行改变，以适用不同的应用计算。因此，可重构计算结构兼具通用处理器的灵活性和专用集成电路的高效性，是未来体系结构的发展方向。可重构计算体系结构中数据通信大多采用邻接互连或者短线交叉互连实现。

随着多媒体应用的日趋复杂、数据量的不断飙升，处理元间的数据交互愈加频繁。处理元间的数据交互延迟对整个计算时间产生的影响越来越大。因此，需要研究一种高效的邻接互连实现结构，尽可能降低处理元间的数据交互延迟，以此降低计算时间。

发明内容

本发明涉及到双缓冲数据驱动邻接互连接口电路，目的在于通过双缓冲策略一方面实现数据的乒乓存储，另一方面截断数据驱动接口内部过长的组合反馈链，以此提高电路工作频率、降低数据传递延迟。

本发明实施例是这样实现的，双缓冲数据驱动邻接互连接口电路的功能是接收来自上一级处理单元送来的数据。当内部两个缓冲区至少一个为空时，接收该数据，并向上一级处理单元发送一个应答信号表示该数据已经被正常接收；当内部两个缓冲区全部被占用时，不能接收该数据，则一直等待，直到内部两个缓冲区至少一个为空时，才能接收该数据，并向上一级处理单元发送一个应答信号表示该数据已经被正常接收。两个缓冲区轮流接收来自上一级处理单元的数据，并轮流发送给本级处理单元内部的计算模块。

所述的双缓冲数据驱动邻接互连接口电路，由2个数据寄存器、2个有效信号寄存器、1个有效信号选择器、1个数据选择器、1个输入选择寄存器、1个输出选择寄存器、1个应答信号寄存器和一些辅助电路构成。

其中，1个数据寄存器和1个有效信号寄存器构成一个缓冲区。缓冲区1的数据寄存器输出信号为InDatR1，输入信号D为来自外部输入的数据InDat，输入信号EN来自于输出选择寄存器的输出信号flag_o取“反”后与输入信号ready_i进行“与”操作，并将“与”的结果和有效信号寄存器输出信号为InputVldR1取“反”后的结果进行“或”操作的结果。缓冲区1的有效信号寄存器输出信号为InputVldR1，输入信号D来自于应答信号寄存器的输出信号rdy_r取“反”后与输入数据有效信号Invlid进行“与”操作，并将“与”的结果和输入选择寄存器的输出信号flag_i取“反”后的结果进行“与”操作的结果。输入信号EN来自于输出选择寄存器的输出信号flag_o取“反”后与输入信号ready_i进行“与”操作，并将“与”的结果和有效信号寄存器输出信号为InputVldR1取“反”后的结果进行“或”操作的结果。