[发明专利]一种浮栅的形成方法有效
| 申请号： | 201810097674.6 | 申请日： | 2018-01-31 |
| 公开（公告）号： | CN108321087B | 公开（公告）日： | 2019-03-26 |
| 发明（设计）人： | 张超然;罗清威;李赟;刘杰;周俊 | 申请（专利权）人： | 武汉新芯集成电路制造有限公司 |
| 主分类号： | H01L21/321 | 分类号： | H01L21/321;H01L21/28;H01L29/423 |
| 代理公司： | 上海思微知识产权代理事务所(普通合伙) 31237 | 代理人： | 屈蘅;李时云 |
| 地址： | 430205 湖北*** | 国省代码： | 湖北;42 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 多晶硅层 外围电路区 隔离结构 衬底 化学机械研磨 浮栅 多晶层 均匀性 回刻 良率 覆盖 | ||
1.一种浮栅的形成方法，其特征在于，包括：
提供一衬底，所述衬底包括存储区和外围电路区，所述存储区和所述外围电路区均包含有隔离结构；
在所述衬底上形成多晶硅层，所述多晶硅层覆盖所述存储区和外围电路区；
对所述多晶硅层进行化学机械研磨，使所述存储区上多晶硅层的上表面与所述存储区上隔离结构的上表面齐平，且所述外围电路区所述隔离结构上剩余部分多晶硅层；
对所述多晶硅层和隔离结构进行回刻，至剩余部分厚度的所述多晶硅层。
2.根据权利要求1所述的浮栅的形成方法，其特征在于，对所述多晶硅层和隔离结构进行回刻采用的刻蚀选择比为1:1。
3.根据权利要求2所述的浮栅的形成方法，其特征在于，采用干法刻蚀对所述多晶硅层和隔离结构进行回刻。
4.根据权利要求1所述的浮栅的形成方法，其特征在于，所述外围电路区所述隔离结构上剩余部分多晶硅层在回刻中去除。
5.根据权利要求1所述的浮栅的形成方法，其特征在于，回刻后所述存储区剩余部分厚度的所述多晶硅层即为浮栅层，厚度范围为
6.根据权利要求1所述的浮栅的形成方法，其特征在于，在所述衬底上形成多晶硅层之前，所述浮栅的形成方法还包括：在所述衬底上形成栅极氧化层。
7.根据权利要求1所述的浮栅的形成方法，其特征在于，所述化学机械研磨的时间为60s-80s。
8.根据权利要求1所述的浮栅的形成方法，其特征在于，所述隔离结构为浅沟槽隔离结构，所述浅沟槽隔离结构的材质为氧化硅。
9.根据权利要求1所述的浮栅的形成方法，其特征在于，所述存储区和所述外围电路区的隔离结构在同一步骤中形成。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于武汉新芯集成电路制造有限公司，未经武汉新芯集成电路制造有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201810097674.6/1.html，转载请声明来源钻瓜专利网。
- 上一篇：高频装置及其制造方法
- 下一篇：触控基板的制造方法、触控基板及显示装置
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
