[发明专利]直接存储器存取引擎及其方法有效
申请号: | 201810105485.9 | 申请日: | 2018-02-02 |
公开(公告)号: | CN108388527B | 公开(公告)日: | 2021-01-26 |
发明(设计)人: | 李晓阳;陈晨;黄振华;王惟林;赖瑾 | 申请(专利权)人: | 上海兆芯集成电路有限公司 |
主分类号: | G06F13/28 | 分类号: | G06F13/28 |
代理公司: | 北京市柳沈律师事务所 11105 | 代理人: | 王珊珊 |
地址: | 201203 上海市张*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 直接 存储器 存取 引擎 及其 方法 | ||
1.一种直接存储器存取引擎,用以控制来源存储器至目的存储器的数据传输,而所述直接存储器存取引擎包括:
任务配置存储模块,存储至少一任务配置;
控制模块,依据所述任务配置的一者读入来自所述来源存储器的来源数据;以及
运算模块,响应于所述控制模块的所述任务配置的一者而对来自所述来源存储器的所述来源数据进行函数运算,且所述控制模块依据所述任务配置的一者将经所述函数运算输出的目的数据输出至所述目的存储器,
其中,所述至少一任务配置由耦接于所述直接存储器存取引擎和至少一处理元件之间的微控制单元在所述直接存储器存取引擎和所述处理元件之间分配与神经网络相关的运算任务而产生,
其中,所述与神经网络相关的运算任务包括第一任务、第二任务和第三任务,所述至少一处理元件包括第一处理元件和第二处理元件,且当所述第一处理元件执行所述第一任务产生所述来源数据后,所述微控制单元依据所述任务配置的一者确定所述第二任务和所述第三任务将分别由所述直接存储器存取引擎和所述第二处理元件执行,则配置所述运算模块将所述来源数据从所述第一处理元件的所述来源存储器经由所述直接存储器存取引擎传输的过程中完成所述函数运算以产生所述目的数据以输出至所述第二处理元件的所述目的存储器。
2.如权利要求1所述的直接存储器存取引擎,其中所述来源数据仅被所述运算模块运算一次。
3.如权利要求1所述的直接存储器存取引擎,还包括:
数据格式转换单元,耦接所述运算模块,并将来自所述来源存储器的所述来源数据转换成多个并行输入数据并输入至所述运算模块,而
所述运算模块对所述并行输入数据进行并行运算。
4.如权利要求3所述的直接存储器存取引擎,其中所述运算模块符合单指令流多数据流架构。
5.如权利要求3所述的直接存储器存取引擎,其中所述数据格式转换单元提取所述来源数据中的有效数据,并将所述有效数据转换为所述并行输入数据,其中所述有效数据的位宽等于所述运算模块的位宽。
6.如权利要求1所述的直接存储器存取引擎,其中所述运算模块包括:
寄存器,记录所述函数运算的中间结果;
运算单元,对所述来源数据执行并行运算;以及
计数器,耦接所述运算单元,并对所述并行运算的运算次数进行计数,其中所述函数运算包括多次所述并行运算。
7.如权利要求1所述的直接存储器存取引擎,其中所述任务配置的一者用于指示所述函数运算及所述来源数据的数据长度。
8.如权利要求1所述的直接存储器存取引擎,还包括:
来源地址产生器,耦接所述控制模块,并依据所述任务配置的一者所指示的所述来源数据的数据长度对所述来源数据中的尾地址设置结尾标记;以及
目的地址产生器,耦接所述控制模块,当被设置所述结尾标记的所述尾地址被处理,判定所述来源数据传输完毕。
9.如权利要求1所述的直接存储器存取引擎,还包括:
目的地址产生器,耦接所述控制模块,并取得所述任务配置的一者所对应的所述目的数据的数据长度,其中所述目的数据的数据长度是基于所述任务配置的一者所指示的所述函数运算的类型及所述来源数据的数据长度而得出。
10.如权利要求1所述的直接存储器存取引擎,还包括:
来源地址产生器,耦接所述控制模块,其依据所述任务配置的一者产生所述来源存储器中的来源地址;以及
目的地址产生器,耦接所述控制模块,其依据所述任务配置的一者产生所述目的存储器中的目的地址,而所述任务配置的一者还指示接续运算的所述处理元件的输入数据格式。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海兆芯集成电路有限公司,未经上海兆芯集成电路有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201810105485.9/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种读取控制器数据的方法和系统
- 下一篇:基于硬件的虚拟机通信