[发明专利]垂直型半导体器件及其制造方法和操作方法

说明书

提供了一种垂直型半导体器件及其制造和操作方法。垂直型半导体器件包括：柱体结构，其具有导电层和数据储存材料的层叠结构；栅电极，其被形成为包围所述柱体结构的所述数据储存材料；以及互连层，其与所述柱体结构电连接且被设置在所述柱体结构上。所述操作方法包括以下步骤：响应于初始化命令而将用于将数据储存材料改变成高电阻状态的电压施加至所述栅电极和所述互连层。

本专利申请是申请日为2013年10月30日、申请号为201310528766.2、发明名称为“垂直型半导体器件及其制造方法和操作方法”的分案申请。

相关申请的交叉引用

本申请要求2013年3月6日向韩国知识产权局提交的申请号为10-2013-0024122的韩国专利申请的优先权，其全部内容通过引用合并于此。

技术领域

本发明构思涉及一种半导体器件，更具体而言，涉及一种垂直型半导体器件及其制造方法和操作方法。

背景技术

随着对应用于越来越小型化的电子装置的具有超高集成、超高速度、以及超低功率的半导体器件的需求，已经积极地研究垂直型存储器件。

近年来，阻变存储器件作为下一代存储器件正引起注意，并且已经采用垂直结构。阻变存储器件经由存取器件来选择单元。阻变存储器件是被配置成通过改变与其电连接的数据储存材料的电阻状态来储存数据的器件。作为阻变存储器件的一个实例，存在相变随机存取存储器件(PCRAM)、阻变RAM(ReRAM)、以及磁性RAM(MRAM)。

采用二极管或晶体管作为阻变存储器件的存取器件。具体地，因为与二极管相比晶体管通过控制阈值电压降低而具有低的操作电压并且采用垂直结构，所以晶体管作为阻变存储器件的存取器件已经受到关注。

即，由于必须向二极管施加1.1V以上的电压，所以在降低二极管的操作电压上存在限制。当二极管形成在字线上时，字线的电阻根据单元的位置来改变以引起字线跳跃(word line bouncing)。

具有水平结构的晶体管的减小率受到限制，但是垂直晶体管可以在受限的区域中保证足够的电流驱动能力。另外，垂直晶体管可以通过源电阻的减小来改善由于外部电阻器引起的电压下降分量。

另一方面，利用半导体衬底作为基底来形成诸如二极管和晶体管的存取器件。近年来，半导体存储器件被形成为多个层以获得高度集成。当利用半导体衬底作为基底来形成存取器件时，不可能层叠多层。

发明内容

根据一个示例性实施的一个方面，提供了一种垂直型半导体器件。所述垂直型半导体器件可以包括：柱体结构，所述柱体结构具有导电层和数据储存材料的层叠结构，且形成在公共源极区上；以及栅电极，所述栅电极被形成为包围柱体结构的数据储存材料。

根据一个示例性实施的另一个方面，提供了一种制造垂直型半导体器件的方法。所述方法可以包括以下步骤：在公共源极区上形成柱体结构，在每个柱体结构中层叠有导电层和第一绝缘层；在包括柱体结构的公共源极区上形成栅绝缘层和栅电极材料；将栅电极材料去除至预定高度，以使栅电极材料在至少一个方向绝缘；在包括栅电极材料的公共源极区上形成第二绝缘层以掩埋在柱体结构之间，将第二绝缘层平坦化以暴露出第一绝缘层的表面，以及去除第一绝缘层；以及将数据储存材料掩埋在去除了第一绝缘层的空间中。

根据一个示例性实施的另一个方面，提供了一种制造垂直型半导体器件的方法。所述方法可以包括以下步骤：在公共源极区上形成层叠有导电层和数据储存材料的柱体结构；在包括柱体结构的公共源极区上形成栅绝缘层和栅电极材料；以及将栅电极材料去除至预定高度，以使栅电极材料在至少一个方向绝缘。