[发明专利]利用操作数基础系统转换和再转换的向量乘法有效
| 申请号： | 201810106441.8 | 申请日： | 2013-06-24 |
| 公开（公告）号： | CN108415882B | 公开（公告）日： | 2021-12-07 |
| 发明（设计）人： | S·格伦;V·克拉斯诺夫 | 申请（专利权）人： | 英特尔公司 |
| 主分类号： | G06F17/16 | 分类号： | G06F17/16;G06F7/53;G06F7/544;G06F9/30 |
| 代理公司： | 上海专利商标事务所有限公司 31100 | 代理人： | 何焜;黄嵩泉 |
| 地址： | 美国加利*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 利用 作数 基础 系统 转换 向量 乘法 | ||
1.一种用于计算科学的方法，包括：
利用硬件处理器的硬件解码器来解码单个指令；以及
利用所述硬件处理器的硬件执行单元通过以下步骤执行所述单个指令：
接收以第一基础系统表达的第一输入向量的向量元素和第二输入向量的向量元素；
将所述第一输入向量的向量元素和所述第二输入向量的向量元素转换成第二较低的基础系统，以形成经转换的第一输入向量的向量元素和经转换的第二输入向量的向量元素；
对经转换的第一输入向量的向量元素和经转换的第二输入向量的向量元素执行操作以形成结果；
在寄存器中将所述结果的一部分与以所述第二较低的基础系统表达的在前操作的结果的一部分累加；以及
将所述寄存器的内容转换成所述第一基础系统。
2.如权利要求1所述的方法，其特征在于，所述利用所述硬件处理器的所述硬件执行单元执行所述单个指令的步骤还包括：选择所述寄存器的尺寸以存储所述寄存器内的任何进位。
3.如权利要求1所述的方法，其特征在于，所述第一基础系统对应于最大数字尺寸64位，并且所述第二较低的基础系统对应于最大数字尺寸52位。
4.如权利要求1所述的方法，其特征在于，所述寄存器的所述内容包括大于所述第二较低的基础系统的最大数字的数字。
5.如权利要求1所述的方法，其特征在于，所述执行的步骤还包括：迭代地执行操作和累加序列以实现对所述第一输入向量和所述第二输入向量的全部操作。
6.如权利要求5所述的方法，其特征在于，所述迭代的操作和累加序列包括移位操作，所述移位操作将所述第一输入向量的元素移位到相邻的向量元素位置。
7.一种硬件处理器，包括：
硬件解码器，用于解码单个指令；以及
硬件执行单元，用于执行所述单个指令，以用于：
接收以第一基础系统表达的第一输入向量的向量元素和第二输入向量的向量元素；
将所述第一输入向量的向量元素和所述第二输入向量的向量元素转换成第二较低的基础系统，以形成经转换的第一输入向量的向量元素和经转换的第二输入向量的向量元素；
对经转换的第一输入向量的向量元素和经转换的第二输入向量的向量元素执行操作以形成结果；
在寄存器中将所述结果的一部分与以所述第二较低的基础系统表达的在前操作的结果的一部分累加；以及
将所述寄存器的内容转换成所述第一基础系统。
8.如权利要求7所述的硬件处理器，其特征在于，所述硬件执行单元用于执行所述单个指令以选择所述寄存器的尺寸以存储所述寄存器内的任何进位。
9.如权利要求7所述的硬件处理器，其特征在于，所述第一基础系统对应于最大数字尺寸64位，并且所述第二较低的基础系统对应于最大数字尺寸52位。
10.如权利要求7所述的硬件处理器，其特征在于，所述寄存器的所述内容包括大于所述第二较低的基础系统的最大数字的数字。
11.如权利要求7所述的硬件处理器，其特征在于，所述硬件执行单元用于通过以下步骤执行所述单个指令：迭代地执行操作和累加序列以实现对所述第一输入向量和所述第二输入向量的全部操作。
12.如权利要求11所述的硬件处理器，其特征在于，所述迭代的操作和累加序列包括移位操作，所述移位操作将所述第一输入向量的元素移位到相邻的向量元素位置。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于英特尔公司，未经英特尔公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201810106441.8/1.html，转载请声明来源钻瓜专利网。
- 上一篇：卷积神经网络的运算装置及方法
- 下一篇：基于子空间聚类的凸非负矩阵分解方法
