[发明专利]包括基板接触插塞的半导体装置及其制造方法

说明书

本发明提供一种半导体装置及其制造方法。当在电路区域中形成在比元件分离用的槽深的槽内形成且将布线与半导体基板电连接的基板接触插塞的情况下，防止由于基板接触开口率不足引起的基板接触插塞的电阻值的增大。将连接到布线(M1)和半导体基板(SB)并且不构成电路的基板接触插塞(SP2)形成于半导体芯片区域的边缘部的密封环区域(1B)。将基板接触插塞(SP2)埋入于比元件分离用的槽(D1)深的槽(D2)内。

技术领域

本发明涉及一种半导体装置及其制造方法，特别涉及一种应用于包括基板接触插塞的半导体装置而有效的技术。

背景技术

存在一种在半导体基板的主面具有元件分离(Deep Trench Isolation；DTI，深沟槽隔离)结构的半导体装置，该元件分离结构在作为槽部的深度相对于槽部的宽度的比即深宽比而具有高于1的高深宽比的槽部内形成有绝缘膜。另外，公知了一种基板接触插塞，该基板接触插塞形成于在半导体基板的主面形成的这样的深的槽内，且在该槽的底面连接于半导体基板。

另外，作为用于防止由于为了切削半导体晶圆得到多个半导体芯片而进行的切割工序而引起水分侵入到半导体芯片的电路区域、以及由于该切割工序而引起该电路区域被金属污染等的结构，公知了一种形成于半导体芯片的外周部的由金属构件等构成的密封环。

在专利文献1(日本特开2011-66067号公报)以及专利文献2(日本特开2011-151121号公报)中，记载了使用深的槽来进行元件分离。

在专利文献3(日本特开2015-37099号公报)中，记载了在深的槽内形成插塞，并将该插塞连接到半导体基板。

在专利文献4(日本特开平8-37289号公报)中，记载了密封环的结构。

现有技术文献

专利文献

专利文献1：日本特开2011-66067号公报

专利文献2：日本特开2011-151121号公报

专利文献3：日本特开2015-37099号公报

专利文献4：日本特开平8-37289号公报

发明内容

发明所要解决的课题

在电路区域中，为了在比其他元件分离槽更深的槽内形成基板接触插塞，考虑通过干法蚀刻而形成从半导体基板上的层间绝缘膜的上表面到达半导体基板的较深位置的该槽。在该情况下，在该槽的底部形成具有绝缘性的变质层，由此，存在在基板接触插塞与半导体基板之间引起连接不良、半导体装置不再正常工作的问题。

其他目的和新颖的特征将根据本说明书的叙述以及附图而变得明确。

用于解决课题的技术方案

如果简单说明在本申请中公开的实施方式中的代表性的实施方式的概要，则如下所述。

一个实施方式的半导体装置，在密封环区域形成连接于布线和半导体基板且不构成电路的基板接触插塞。

发明效果

根据在本申请中公开的一个实施方式，能够提高半导体装置的可靠性。特别是，能够防止发生电路区域的基板接触插塞的连接不良。

附图说明

图1是说明作为本发明的实施方式1的半导体装置的俯视图。

图2是说明作为本发明的实施方式1的半导体装置的俯视图。

图3是说明作为本发明的实施方式1的半导体装置的俯视图。

图4是图2的A-A线处的剖视图。