[发明专利]驱动电路和显示装置

权利要求书

1.一种驱动电路，所述驱动电路包括：第一组栅极驱动单元与第二组栅极驱动单元；时序控制电路，用于产生时钟信号与控制信号；电平移位电路，用于调整所述时钟信号与所述控制信号的电压范围，其特征在于，所述电平移位电路与所述时序控制电路相连以接收所述时序控制电路产生的时钟信号与控制信号，

所述驱动电路还包括：

切换电路，所述切换电路与所述电平移位电路相连以接收调整电压范围后的所述时钟信号与所述控制信号，

所述切换电路分别与所述第一组栅极驱动单元和所述第二组栅极驱动单元相连，

所述切换电路用于根据所述控制信号交替地对所述第一组栅极驱动单元和所述第二组栅极驱动单元提供所述时钟信号，使得所述第一组栅极驱动单元或所述第二组栅极驱动单元根据所述时钟信号产生栅极驱动信号。

2.根据权利要求1所述的驱动电路，其特征在于，所述控制信号包括交替有效的第一控制信号和第二控制信号，

当所述第一控制信号有效时，所述切换电路将所述时钟信号提供至所述第一组栅极驱动单元，

当所述第二控制信号有效时，所述切换电路将所述时钟信号提供至所述第二组栅极驱动单元。

3.根据权利要求2所述的驱动电路，其特征在于，所述切换电路包括：

第一切换模块，所述第一切换模块与所述第一组栅极驱动单元相连，当所述第一控制信号有效时，所述第一切换模块导通以将所述时钟信号提供至所述第一组栅极驱动单元；

第二切换模块，所述第二切换模块与所述第二组栅极驱动单元相连，当所述第二控制信号有效时，所述第二切换模块导通以将所述时钟信号提供至所述第二组栅极驱动单元。

4.根据权利要求3所述的驱动电路，其特征在于，所述第一切换模块包括多个第一晶体管和第一电阻，所述多个第一晶体管的控制端与所述第一电阻的第一端相连，所述第一电阻的第二端与所述电平移位电路相连，所述多个第一晶体管的控制端通过所述第一电阻接收所述第一控制信号，所述多个第一晶体管的第一通路端与所述电平移位电路相连，所述多个第一晶体管的第一通路端分别接收对应的所述时钟信号，所述多个第一晶体管的第二通路端与所述第一组栅极驱动单元相连，以向所述第一组栅极驱动单元提供所述时钟信号。

5.根据权利要求4所述的驱动电路，其特征在于，所述第一切换模块还包括第二晶体管和第三晶体管，所述第二晶体管和所述第三晶体管的控制端与所述第一电阻的第一端相连，所述第二晶体管和所述第三晶体管的控制端通过所述第一电阻接收所述第一控制信号，所述第二晶体管和所述第三晶体管的第一通路端分别与所述电平移位电路相连，所述第二晶体管和所述第三晶体管的第一通路端分别接收所述第一控制信号和所述第二控制信号，所述第二晶体管和所述第三晶体管的第二通路端与所述第一组栅极驱动单元相连，以向所述第一组栅极驱动单元提供所述第一控制信号和所述第二控制信号。

6.根据权利要求3所述的驱动电路，其特征在于，所述第二切换模块包括多个第四晶体管和第二电阻，所述多个第四晶体管的控制端与所述第二电阻的第一端相连，所述第二电阻的第二端与所述电平移位电路相连，所述多个第四晶体管的控制端通过所述第二电阻接收所述第二控制信号，所述多个第四晶体管的第一通路端分别与所述电平移位电路相连，所述多个第四晶体管的第一通路端接收对应的所述时钟信号，所述多个第四晶体管的第二通路端与所述第二组栅极驱动单元相连，以向所述第二组栅极驱动单元提供所述时钟信号。

7.根据权利要求6所述的驱动电路，其特征在于，所述第二切换模块还包括第五晶体管和第六晶体管，所述第五晶体管和所述第六晶体管的控制端与所述第二电阻的第一端相连，所述第五晶体管和所述第六晶体管的控制端通过所述第二电阻接收所述第二控制信号，所述第五晶体管和所述第六晶体管的第一通路端分别与所述电平移位电路相连，所述第五晶体管和所述第六晶体管的第一通路端分别接收所述第一控制信号和所述第二控制信号，所述第五晶体管和所述第六晶体管的第二通路端与所述第二组栅极驱动单元相连，以向所述第二组栅极驱动单元提供所述第一控制信号和所述第二控制信号。