[发明专利]图案化目标层的制备方法

说明书

本公开提供一种图案化目标层的制备方法，包含在一基板上形成一目标层，以及在该目标层上方形成一多层硬掩模结构。该多层硬掩模结构包含位于该目标层上方的一第一硬掩模层、位于该目标层与该第一硬掩模层之间的一第二硬掩模层、以及位于该目标层与该第二硬掩模层之间的一第三硬掩模层，其中该第二硬掩模层的材料不同于该第一硬掩模层的材料与该第三硬掩模层的材料。该多层硬掩模结构作为一硬掩模层以于该目标层上形成一细致图案。根据本公开可维持多层硬掩模结构的硬掩模图案的形状，因而硬掩模图案可精准转移至目标层。

技术领域

本公开关于一种图案化目标层的制备方法，更特别地，本公开关于在目标层中制造细致图案的方法。

背景技术

在半导体制造程序中，光微影蚀刻技术通常用以定义目标层的图案。通常，在一或多个光罩上设计且输出集成电路布局。而后，该集成电路布局自该光阻转移至硬掩模层以形成掩模图案，而后自掩模图案转移至目标层。然而，随着半导体元件(例如，动态随机存取存储器(dynamic random access memory，DRAM)、快闪存储器、静态随机存取存储器(static random access memory，SRAM)、以及铁磁(ferroelectric，FE)存储器)的微小化与整合需求的进展，该多个元件的尺寸(例如线宽与图案的间隙)变得更细致且更加微小化。据此，图案尺寸的不断缩小对用以制造图案化目标层的技术提出了越来越高的要求。

上文的「现有技术」说明仅提供背景技术，并未承认上文的「现有技术」说明公开本公开的标的，不构成本公开的现有技术，且上文的「现有技术」的任何说明均不应作为本案的任一部分。

发明内容

本公开的实施例提供一种图案化目标层的制备方法。该制备方法包含：在一基板上方形成一目标层，以及在该目标层上方形成一多层硬掩模结构。该多层硬掩模结构包含位于该目标层上方的一第一硬掩模层、位于该目标层与该第一硬掩模层之间的一第二硬掩模层、以及位于该目标层与该第二硬掩模层之间的一第三硬掩模层，其中该第二硬掩模层的材料不同于该第一硬掩模层的材料与该第三硬掩模层的材料。在该制备方法中，该第一硬掩模层经图案化以形成多个第一硬掩模图案，该第二硬掩模层经图案化以形成多个第二硬掩模图案，其中该多个第二硬掩模图案的一部分被该多个第一硬掩模图案覆盖，以及该多个第二硬掩模图案的另一部分通过该多个第一硬掩模图案而暴露。在该制备方法中，将通过该多个第一硬掩模图案与该多个第二硬掩模图案暴露的该第三硬移除，以形成多个第三硬掩模图案。将通过该多个第三硬掩模图案暴露的该目标层移除。

在一些实施例中，该制备方法另包含在图案化该目标层之后，自该目标层移除该多层硬掩模结构。

在一些实施例中，图案化该第一硬掩模层以形成该多个第一硬掩模图案包含在该多层硬掩模结构上方形成一第一牺牲层；在该第一牺牲层上方形成多个第一光阻图案；蚀刻通过该多个第一光阻图案暴露的该第一牺牲层与该第一硬掩模层，以形成该多个第一硬掩模图案；以及自该多层硬掩模结构移除该多个第一光阻图案与该第一牺牲层。

在一些实施例中，图案化该第二硬掩模层以形成该多个第二硬掩模图案包含在该多层硬掩模结构上方形成一第二牺牲层；在该第二牺牲层上方形成多个第二光阻图案，其中该多个第二光阻图案经配置自该多个第一硬掩模图案偏移；蚀刻通过该多个第二光阻图案暴露且通过该多个第一硬掩模图案暴露的该第二牺牲层，以形成该多个第二硬掩模图案；以及自该多层硬掩模结构移除该多个第二光阻图案与该第二牺牲层。

在一些实施例中，该第一硬掩模层的该材料与该第三硬掩模层的该材料相同。

在一些实施例中，该第一硬掩模层的厚度实质等于或小于该第三硬掩模层的厚度。

在一些实施例中，该多个第二硬掩模图案上方的该第一硬掩模图案与通过该多个第二硬掩模图案暴露的该第三硬掩模层被同时移除。

在一些实施例中，移除通过该多个第三硬掩模图案暴露的该目标层包含蚀刻通过该多个第三硬掩模图案暴露的该目标层。