[发明专利]使用FPGA实现Hermitian矩阵分解的方法

说明书

本发明公开了一种使用FPGA实现Hermitian矩阵分解的方法，提供了一种使用FPGA实现Jacobi算法的方法，对阵列天线接收到的复数Hermitian矩阵采用Jacobi算法进行分解，在硬件实现上使用FPGA实现Jacobi算法，对于Jacobi算法中复杂的乘法、除法运算全部使用CORDIC核按照一定规则代替，最终得到Hermitian矩阵的特征值和特征向量。本发明方法使用FPGA计算Hermitian矩阵的特征值和特征向量，有关矩阵运算几乎全部使用CORDIC核，并且对CORDIC核进行复用，省去了大量的乘法、除法运算，节约FPGA资源，处理时间快，并行性好，在阵列信号处理中应用前景广阔。

技术领域

本发明涉及一种使用FPGA实现Hermitian矩阵分解的方法。

背景技术

在阵列信号处理中，对多天线接收到的信号往往需要进行矩阵分解，求得矩阵的特征值和特征向量，以便对信源方向进行估计。传统的矩阵分解是用DSP(数字信号处理器)实现，耗时大，FPGA作为现场可编程门阵列，拥有并行计算的优势，处理时间快，逐渐的被用于实现复杂的阵列信号处理算法，但FPGA也有劣势，那就是进行非线性运算特别的复杂，所以为了充分利用FPGA优势，同时兼顾FPGA的劣势，FPGA进行矩阵分解就采用并行性好的Jacobi算法，而不用QR算法。

发明内容

为了克服现有技术的缺点，本发明提供了一种使用FPGA实现Hermitian矩阵分解的方法。

本发明所采用的技术方案是：一种使用FPGA实现Hermitian矩阵分解的方法，包括如下步骤：

步骤一、将n×n的复数矩阵T存入RAM中，同时构造n×n的单位对角阵V存于RAM中；

步骤二、选择一个(p,q)对，将T_p,p和T_q,q所在的两列的元素组成n×2的矩阵T_tmp，同时选取V对应的元素组成n×2的V_tmp矩阵；

步骤三、使用COEDIC核求解T_p,q的幅度Amp和相位θ；

步骤四、使用CORDIC核计算和然后将计算结果分别用于更新T_tmp和V_tmp；

步骤五、分别对T_tmp和V_tmp进行旋转变换，然后将计算结果分别用于更新T_tmp和V_tmp；

步骤六、用T_tmp和V_tmp更新T矩阵和V矩阵相应位置元素；

步骤七、另选一个(p,q)对，重复步骤二至六；直至T矩阵成为了对角阵，则T的主对角元素就是T的特征值，V的列向量就是T的特征向量。

与现有技术相比，本发明的积极效果是：

本发明提供了一种使用FPGA实现Jacobi算法的方法，对阵列天线接收到的复数Hermitian矩阵采用Jacobi算法进行分解，在硬件实现上使用FPGA实现Jacobi算法，对于Jacobi算法中复杂的乘法、除法运算全部使用CORDIC核按照一定规则代替，最终得到Hermitian矩阵的特征值和特征向量。

本发明方法使用FPGA计算Hermitian矩阵的特征值和特征向量，有关矩阵运算几乎全部使用CORDIC核，并且对CORDIC核进行复用，省去了大量的乘法、除法运算，节约FPGA资源，处理时间快，并行性好，在阵列信号处理中应用前景广阔。

附图说明

本发明将通过例子并参照附图的方式说明，其中：

图1是5×5矩阵并行排序规则演示图；

图2为并行排序规则演示图；

图3为8×8矩阵并行排序规则演示图；

图4为7×7矩阵并行排序规则演示图；