[发明专利]一种循环交替刻蚀同质多级坡面台阶引导生长纳米线阵列的方法

说明书

一种循环交替刻蚀同质多级坡面台阶引导生长纳米线阵列的方法，1)以晶硅、玻璃、聚合物或者介质层覆盖的金属薄膜作为衬底；2)利用光刻、电子束刻蚀或者掩模板技术，定义引导台阶预定的坡面位置即将台阶边缘图案转移到衬底上；再用ICP或者RIE交替循环刻蚀方法刻蚀出坡面多级台阶结构直到衬底表面；3)利用光刻工艺和蒸发或者溅射等金属淀积工艺，在坡面台阶之一端，制备包括铟或锡金属的催化层；4)通过PECVD，CVD或者PVD沉积技术，在样品表面覆盖与所需生长纳米线相应的非晶半导体前驱体薄膜层；5)生长纳米线；6)剩余非晶前驱体层通过氢气等离子体或者相应的ICP、RIE刻蚀工艺清除。

技术领域

本发明涉及一种平面纳米线三维坡面阵列生长方法，特别是通过对掩模层与衬底进行循环刻蚀形成坡面纳米引导台阶，从而实现高密度坡面平行纳米线阵列的方法。本发明提供了一种获得高密度三维纳米线沟道阵列的可靠方法，可广泛应用于半导体微纳电子器件，尤其针对大面积电子(平板显示TFT应用)、3D逻辑、柔性/可穿戴电子和场效应生物化学传感器件。

背景技术

晶硅或相关半导体纳米线(Nanowire)是开发新一代高性能微纳电子逻辑、传感和显示应用的关键构建单元。基于自上而下的电子束直写(EBL)技术制备直径在10～100nm范围的纳米线结构，已经验证各种新型纳米线功能器件的优异特性，但由于其制备成本极其昂贵、产量低等因素，一直以来都难以得到规模化应用。相比之下，通过纳米金属液滴催化的自下而上的自组装(Self-assembly)纳米线生长，可以大批量制备直径在百纳米以下的晶态硅、锗和各种合金半导体纳米线。然而，通常采用的气-液-固(VLS)生长模式所制备的纳米线多为竖直随机阵列，难以直接在目前的平面电子工艺中实现可靠且低成本的定位集成。

为了更好地与平面电子工艺相兼容，并实现定位集成，本申请人最早提出了一种平面固液固(IP SLS)生长模式：其中，采用非晶硅作为前驱体，由低熔点金属铟、锡纳米颗粒吸收非晶硅而生长出晶硅纳米线结构。同时，基于此方法，可利用平面衬底上定义的简单的单边台阶作为引导，金属液滴在台阶边缘覆盖的非晶硅吸引下，顺延台阶边缘运动，从而将纳米线生长在台阶边缘，实现平面纳米线的定位、定形生长。然而，基于此前方法，仍然需要光刻来定义引导台阶，台阶之间的间距由光刻工艺的精度决定。对于常规光刻技术，在小面积衬底上，光刻精度在～1微米以上，而对于大面积衬底(如尺寸在若干平方米的平板显示应用中)，光刻精度仅能达到2～5微米。由于每个台阶一般只能引导一条纳米线生长，所以所能实现的平面纳米线阵列密度(间距的倒数)受到限制。目前，最高密度只能达到2微米间距，既0.5根纳米沟道/微米的平面密度。对于面向平板显示的纳米线TFT应用，这也就限制了纳米线阵列的单位沟道宽度的电流承载和驱动能力(难以满足新型AMOLED显示所需要的较大驱动电流)。

发明内容：

针对上述问题：本发明目的是，提出了一种利用硅片、玻璃、金属、化合物或其他衬底作为基础，通过光刻、电子束刻蚀和掩模板技术定义台阶位置，再利用湿法或者干法气相刻蚀，在坡面上形成间距可控的密排引导纳米台阶。如此，可以将纳米线直接引导到3D坡面上生长，从而制备高密度(间隔可达到百纳米以下)的纳米线沟道。基于此方法，不需要引入昂贵的超高精度光刻技术(如电子束曝光刻蚀EBL)，既能在现有大面积衬底上，在指定的位置和方向，可靠地制备高密度3D坡面纳米线阵列沟道。将纳米线沟道的间距由原来的2微米缩小到至少0.2微米以下，从而实现一个纳米沟道至少一个数量级的提高。

为了实现上述目的，本发明采取以下技术方案：一种循环交替刻蚀同质多级坡面台阶引导生长(三维坡面)纳米线阵列的方法，即利用循环交替刻蚀获得多级坡面纳米台阶，以用于引导生长高密度三维坡面纳米线阵列的方法。

1)首先，准备好晶硅、玻璃、聚合物或者介质层覆盖的金属薄膜作为衬底，或者利用薄膜淀积技术，淀积非晶薄膜作为衬底；