[发明专利]ZC序列的生成方法及装置有效
申请号: | 201810135002.X | 申请日: | 2018-02-09 |
公开(公告)号: | CN108400829B | 公开(公告)日: | 2019-12-06 |
发明(设计)人: | 李文佳 | 申请(专利权)人: | 北京松果电子有限公司 |
主分类号: | H04J13/14 | 分类号: | H04J13/14;H04J13/00 |
代理公司: | 11447 北京英创嘉友知识产权代理事务所(普通合伙) | 代理人: | 魏嘉熹;南毅宁<国际申请>=<国际公布> |
地址: | 100085 北京市*** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 硬件实现 索引 通信技术领域 取模运算 双重递归 硬件处理 比较器 查找表 乘法器 除法器 复杂度 和函数 加法器 通用的 功耗 取模 延时 预设 运算 查找 场景 通用 | ||
本公开涉及一种ZC序列的生成方法及装置,涉及通信技术领域,所述方法包括当生成长度为NZC、序号为n的ZC序列时,对函数f(n)和函数g(n)进行双重递归运算,获得f(n‑1)和g(n‑1);根据所述f(n‑1)、所述g(n‑1)和所述长度NZC进行取模运算,获得索引值idx;根据所述索引值idx在预设查找表中查找得到序号为n的ZC序列。这样,避免了现有技术中在取模过程中需要用到的乘法器或除法器,在生成ZC序列的整个过程中只需用到加法器和比较器,降低了硬件实现通用ZC序列的复杂度,降低了硬件处理延时,缩小了硬件实现面积,降低了硬件实现功耗,另外,本方法不仅限于k=0时的ZC序列的生成,对于其他场景中的ZC序列的生成也是通用的。
技术领域
本公开涉及通信技术领域,具体地,涉及一种ZC序列的生成方法及装置。
背景技术
ZC序列,即Zadoff-Chu序列,是一种复数形式的恒包络序列,由于其良好的自相关性和互相关性,在4G LTE及后续无线通信系统中得到了广泛应用。对于4GLTE系统,主同步序列(PSS)、随机接入序列(PRACH)、承载HARQACK/NACK响应的PUCCH和Souding RS(SRS)都用到了不同形式的ZC序列。对于NB-IOT系统,主同步序列(NPSS)和辅同步序列也借助了ZC序列的特性。一个长度为NZC的ZC序列的公式如下,
其中,公式中的q∈{1,2,...,NZC-1}是ZC序列的根索引,公式中的n表示ZC序列的序号,其中n=0,1,2,...,NZC-1,k是任意整数。
由于直接通过公式实现ZC序列的复杂度较大,不少文献中给出了相对降低了复杂度且能够保证精度的ZC序列的实现方法。但是降低了复杂度的实现方法在硬件的使用上仍然避免不了使用乘法器和除法器中的至少一者,因此硬件面积和功耗仍然不够低。且现有的改进方法中,一般都是对针对简化后的ZC序列的实现,即默认公式(1)中的k=0,针对的是LTE或NB-IOT中的ZC序列,对于通用的ZC序列的实现方法,即在k≠0的情况下的ZC序列的实现方法没有较好的改进,通用ZC序列的实现方法仍然复杂度很高,硬件实现复杂,实现面积大,功耗高。
发明内容
本公开的目的是提供一种ZC序列的生成方法及装置,该方法能够降低硬件实现通用ZC序列的复杂度,降低硬件处理延时,缩小硬件实现面积,降低硬件实现功耗。
为了实现上述目的,本公开提供一种ZC序列的生成方法,所述方法包括:
当生成长度为NZC、序号为n的ZC序列时,通过以下公式对函数f(n)和函数g(n)进行双重递归运算,获得f(n-1)和g(n-1):
f(n+1)=f(n)+g(n),
其中,f(n)=qn(n+1)+2qkn,g(n)=2qn+2q(1+k),q是所述ZC序列中的根索引,k为任意整数,0<n≤NZC-1;
根据所述f(n-1)、所述g(n-1)和所述长度NZC进行取模运算,获得索引值idx;
根据所述索引值idx在预设查找表中查找得到序号为n的ZC序列。
可选地,根据所述f(n-1)、所述g(n-1)和所述长度NZC进行取模运算,获得索引值idx,包括:
根据所述f(n-1)、所述g(n-1)和所述长度NZC,通过以下公式进行取模运算,获得索引值idx:
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于北京松果电子有限公司,未经北京松果电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201810135002.X/2.html,转载请声明来源钻瓜专利网。
- 上一篇:通讯系统以及同步方法
- 下一篇:一种信息传输方法、装置及系统