[发明专利]一种高速分频方法及具有占空比调节功能的高速分频器

说明书

本发明公开了一种高速分频方法及具有占空比调节功能的高速分频器。分频器包括减法电路、反相电路、加法电路和调节电路。减法电路接收N位分频比信号和输入时钟信号并提供减法信号；反相电路接收所述减法信号并提供减反信号；加法电路接收所述减反信号和分频比信号的高(N‑1)位，其提供进位信号。在偶数分频情况下，该高速分频器可以获得占空比为50％的进位信号作为分频信号，避免了频率抖动；在奇数分频情况下，调节电路对进位信号补偿或调节，同样可以获得占空比为50％的分频信号。

技术领域

本发明涉及一种分频方法，更具体但是并非排它地涉及高速分频方法以及具有占空比调节功能的分频器。

背景技术

在现代电子系统中，数字电子系统所占的比例越来越大。在数字逻辑电路设计中，分频器是一种基本电路，通常用来对某个给定频率进行分频，得到所需的频率。目前应用最广泛的是基于锁相环的频率合成技术，它能够合成很高的频率，同时相位噪声也比较小，因此应用极为广泛。高速、50％占空比的频率分频器设计一直是锁相环设计中的难点。目前公知的分频器电路结构复杂，并且会带来周期与周期之间的抖动。如何改进，以使得分频器电路简单，且具备在奇数和偶数分频时都输出50％占空比输入时钟信号的能力是本领域技术人员需要解决的技术问题。

发明内容

为解决上述问题，本发明提供了一种高速分频方法，包括提供一N位分频比信号和输入时钟信号，其中N为大于1的整数；在每个输入时钟信号的上升沿或者下降沿，所述分频比信号依次减1获得减法信号；将所述减法信号反相，获得减反信号；取N位分频比信号的高(N-1)位，得到分频高半信号；将所述减反信号与所述分频高半信号相加，获得进位信号；以及提供进位信号作为分频信号。

本发明还提供了一种具有占空比调节功能的高速分频器，包括：减法电路，具有第一输入端、第二输入端和输出端，所述第一输入端和第二输入端分别接收分频比信号和输入时钟信号，所述减法电路基于所述输入时钟信号对分频比信号进行减法运算，并在其输出端提供减法信号，所述分频比信号为N位数字信号，其中N为大于1的整数；反相电路，具有输入端和输出端，其输入端耦接至所述减法电路的输出端以接收所述减法信号，其输出端提供减反信号；以及加法电路，具有第一输入端、第二输入端和输出端，其第一输入端耦接至所述反相电路的输出端以接收所述减反信号，其第二输入端接收分频高半信号，所述分频高半信号为分频比信号的高(N-1)位，其输出端提供进位信号，所述加法电路对所述减反信号和所述分频高半信号进行加法运算；以及调节电路，具有控制端、第一输入端、第二输入端和输出端，其控制端接收所述输入时钟信号，其第一输入端接收所述分频比信号的最低位，其第二输入端耦接至所述加法电路的输出端以接收所述进位信号，其输出端提供分频信号；所述调节电路包括：第一D触发器，具有第一输入端、第二输入端和输出端，第一输入端耦接至加法电路的输出端以接收进位信号，第二输入端接收输入时钟信号；第一反相器，具有输入端和输出端，其输入端接收输入时钟信号；第二D触发器，具有第一输入端、第二输入端和输出端，第一输入端耦接至加法电路的输出端以接收进位信号或第一D触发器输出端，第二输入端耦接至第一反相器的输出端；第一或门，具有第一输入端、第二输入端和输出端，第一输入端耦接至第一D触发器的输出端，第二输入端耦接至第二D触发器的输出端；第一与非门，具有第一输入端、第二输入端和输出端，第一输入端耦接至第一或门的输出端，第二输入端接收分频比信号最低位；第二反相器，具有输入端和输出端，输入端接收分频比信号最低位；第二与非门，具有第一输入端、第二输入端和输出端，第一输入端耦接至第二反相器的输出端，第二输入端耦接至加法电路的输出端；以及第三与非门，具有第一输入端、第二输入端和输出端，第一输入端耦接至第一与非门的输出端，第二输入端耦接至第二与非门的输出端，其输出端提供所述分频信号。

该高速分频方法和分频器可以快速准确地根据分频比信号对输入时钟信号进行分频，由于采用了数字控制，直接基于时钟信号进行分频，避免了频率抖动。在偶数分频情况下，该高速分频器可以获得占空比为50％的分频信号，避免了频率抖动。在奇数分频情况下，将进位信号进行补偿或调节，同样可以获得占空比为50％的分频信号。

附图说明