[发明专利]一种基于USB2.0接口的可见光通信传输装置及方法有效
申请号: | 201810140238.2 | 申请日: | 2018-02-11 |
公开(公告)号: | CN108536625B | 公开(公告)日: | 2021-05-07 |
发明(设计)人: | 鄢秋荣;杨逸冰;张弦智;陈宇 | 申请(专利权)人: | 南昌大学 |
主分类号: | G06F13/38 | 分类号: | G06F13/38;G06F13/40;H04B10/116 |
代理公司: | 北京众合诚成知识产权代理有限公司 11246 | 代理人: | 赵艾亮 |
地址: | 330027 江西省*** | 国省代码: | 江西;36 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 基于 usb2 接口 可见 光通信 传输 装置 方法 | ||
1.一种基于USB2.0接口的可见光通信传输装置,包括发送端和接收端,其特征在于:
所述发送端包括USB2.0接口电路单元一、FPGA信号处理模块一、信号转换单元一、LED光发射单元和红外接收单元;
所述USB2.0接口电路单元一与FPGA信号处理模块一连接,用于发送端通过USB2.0接口收发来自外部的数据;
所述FPGA信号处理模块一与红外接收单元连接,用于上行链路的红外通信信号接收;
所述FPGA信号处理模块一、信号转换单元一、LED光发射单元依次连接,用于下行链路的可见光通信信号的发送;
所述接收端包括USB2.0接口电路单元二、FPGA信号处理模块二、信号转换单元二、PIN光探测单元和红外发射单元;
所述USB2.0接口电路单元二与FPGA信号处理模块二连接,用于接收端通过USB2.0接口收发来自外部的数据;
所述FPGA信号处理模块二与红外发射单元连接,用于上行链路的红外通信信号发出;
所述PIN光探测单元、信号转换单元二、FPGA信号处理模块二、USB2.0接口电路单元二依次连接,用于下行链路的可见光通信信号的接收;
FPGA信号处理模块一通过OUT1+和OUT1-两条数据线与信号转换单元一连接,所述FPGA信号处理模块二通过OUT2+和OUT2-两条数据线与信号转换单元二连接;
所述FPGA信号处理模块一包括数据读取单元A、译码单元A、与门选通单元A、高电平信号发生器A、USB电平信号发生器一、USB电平信号发生器二、USB电平信号发生器三、USB电平信号发生器四、USB电平信号发生器五和USB电平信号发生器六;
所述数据读取单元A与译码单元A连接,读取来自USB2.0接口电路单元一的D+、D-信号以及红外接收单元的信号,输入译码单元A;所述译码单元A的译码输出分别与高电平信号发生器A、USB电平信号发生器一、USB电平信号发生器二、USB电平信号发生器三、USB电平信号发生器四、USB电平信号发生器五、USB电平信号发生器六连接;USB电平信号发生器一、USB电平信号发生器二、USB电平信号发生器三、USB电平信号发生器四、USB电平信号发生器五、USB电平信号发生器六与数据总线连接;高电平信号发生器A的输出作为选通信号,输入与门选通单元A;自USB2.0接口电路单元一的D+、D-信号输入与门选通单元A,与门选通单元A的输出与信号转换单元一的输入连接。
2.根据权利要求1所述的一种基于USB2.0接口的可见光通信传输装置,其特征在于:所述FPGA信号处理模块二包括数据读取单元B、译码单元B、与门选通单元B、高电平信号发生器B、电平序列发生器一、电平序列发生器二、电平序列发生器三、电平序列发生器四、电平序列发生器五、电平序列发生器六和逻辑输出单元;
所述数据读取单元B与译码单元B连接,读取来自USB2.0接口电路单元二的D+、D-信号以及信号转换单元二输入的OUT2+、OUT2-信号,输入译码单元B;所述译码单元B的译码输出分别与高电平信号发生器B、电平序列发生器一、电平序列发生器二、电平序列发生器三、电平序列发生器四、电平序列发生器五和电平序列发生器六连接;电平序列发生器一、电平序列发生器二、电平序列发生器三、电平序列发生器四、电平序列发生器五、电平序列发生器六与逻辑输出单元连接,高电平信号发生器B的输出作为选通信号,输入与门选通单元B;自信号转换单元二输出的OUT+、OUT-信号输入与门选通单元B,与门选通单元B的输出与USB2.0接口电路单元二连接。
3.根据权利要求1所述的一种基于USB2.0接口的可见光通信传输装置,其特征在于:所述信号转换单元一包括放大器AD8130、电阻R1-R4和电容C1-C5;差分输入的一端经过电阻R2接地、电容C2接放大器AD8130的同相输入端+IN;差分输入的另一端经过电阻R1接地、电容C1接放大器AD8130的反相输入端-IN;所述放大器AD8130的输出端OUT的输出经过电容C5后得到实际输出;所述放大器AD8130的输出端OUT输出经过电阻R3和电阻R4后接地,R4上分得电压输入放大器AD8130的FB端;V+接入放大器AD8130D的端;放大器AD8130的+VS端与电容C3连接,电容C3另一端接地;放大器AD8130的-VS端与电容C4连接,电容C4另一端接地。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于南昌大学,未经南昌大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201810140238.2/1.html,转载请声明来源钻瓜专利网。