[发明专利]缓冲器电路和包括该缓冲器电路的装置

权利要求书

1.一种缓冲器电路，该缓冲器电路包括：

电流镜电路，该电流镜电路适合于选择性地形成与第一电源电压联接的第一电流镜以及与第二电源电压联接的第二电流镜，其中，所述第二电源电压具有与所述第一电源电压不同的电平；以及

差分对，该差分对联接到所述电流镜电路，并且该差分对适合于与所述第一电流镜或所述第二电流镜形成电流路径，放大与基准电压和通过输入端子接收的输入数据二者之差对应的差分信号，并且将所放大的差分信号作为缓冲器输出信号输出到输出端子。

2.根据权利要求1所述的缓冲器电路，该缓冲器电路还包括驱动器，该驱动器适合于利用所述缓冲器输出信号来驱动所述输出端子。

3.根据权利要求1所述的缓冲器电路，其中，所述差分对包括：

第一差分晶体管，该第一差分晶体管包括联接到所述电流镜电路的第一端子、被联接以接收所述基准电压的第二端子以及联接到接地端子的第三端子；以及

第二差分晶体管，该第二差分晶体管包括联接到所述电流镜电路和所述输出端子的第一端子、联接到所述输入端子的第二端子以及联接到所述接地端子的第三端子。

4.根据权利要求3所述的缓冲器电路，其中，所述第一差分晶体管和所述第二差分晶体管在所述第一电源电压下操作。

5.根据权利要求3所述的缓冲器电路，其中，所述电流镜电路包括：

第一镜像晶体管，该第一镜像晶体管包括第一端子、第二端子和第三端子，所述第一端子联接到用于所述第一电源电压的电源电压端子，所述第二端子和所述第三端子被配置为选择性地联接到所述第一差分晶体管的第一端子；

第二镜像晶体管，该第二镜像晶体管包括第一端子、第二端子和第三端子，所述第一端子联接到用于所述第二电源电压的电源电压端子，所述第二端子和所述第三端子被配置为选择性地联接到所述第一差分晶体管的第一端子；以及

第三镜像晶体管，该第三镜像晶体管包括第一端子、第二端子和第三端子，所述第一端子联接到用于所述第一电源电压的电源电压端子，所述第二端子联接到所述第一差分晶体管的第一端子，并且所述第三端子联接到所述输出端子和所述第二差分晶体管的第一端子。

6.根据权利要求5所述的缓冲器电路，其中，所述电流镜电路包括：

第一通过门，该第一通过门适合于响应于所述第一电源电压的第一使能信号将所述第一镜像晶体管的第二端子和第三端子与所述第一差分晶体管的第一端子联接；以及

第二通过门，该第二通过门适合于响应于所述第二电源电压的第二使能信号将所述第二镜像晶体管的第二端子和第三端子与所述第一差分晶体管的第一端子联接。

7.根据权利要求3所述的缓冲器电路，该缓冲器电路还包括拖尾电流生成单元，该拖尾电流生成单元适合于从由所述电流镜电路和所述差分对形成的所述电流路径生成拖尾电流。

8.根据权利要求7所述的缓冲器电路，其中，所述拖尾电流生成单元包括：

第一拖尾晶体管，该第一拖尾晶体管包括联接到所述差分对的第一端子、被联接以接收所述第一电源电压的第一使能信号的第二端子以及联接到所述接地端子的第三端子；以及

第二拖尾晶体管，该第二拖尾晶体管包括联接到所述差分对的第一端子、被联接以接收所述第二电源电压的第二使能信号的第二端子以及联接到所述接地端子的第三端子。

9.一种存储器装置，该存储器装置包括：

存储器单元阵列；以及

电路，该电路适合于将从数据焊盘接收的数据提供给所述存储器单元阵列，

其中，所述电路包括：

电流镜电路，该电流镜电路适合于选择性地形成与第一电源电压联接的第一电流镜以及与第二电源电压联接的第二电流镜，其中，所述第二电源电压具有与所述第一电源电压不同的电平；以及

差分对，该差分对联接到所述电流镜电路，并且该差分对适合于与所述第一电流镜或所述第二电流镜形成电流路径，放大与基准电压和通过输入端子接收的输入数据二者之差对应的差分信号，并且将所放大的差分信号作为缓冲器输出信号输出到输出端子。