[发明专利]具有阵列式多层法拉第屏蔽环结构的LDMOS器件有效
| 申请号： | 201810148566.7 | 申请日： | 2018-02-13 |
| 公开（公告）号： | CN108365009B | 公开（公告）日： | 2020-10-30 |
| 发明（设计）人： | 周祥兵;高小平;高潮;黄素娟 | 申请（专利权）人： | 扬州江新电子有限公司 |
| 主分类号： | H01L29/78 | 分类号： | H01L29/78;H01L29/06;H01L21/336 |
| 代理公司： | 江苏斐多律师事务所 32332 | 代理人： | 张佳妮 |
| 地址： | 225004 江*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 具有 阵列 多层 法拉第 屏蔽 结构 ldmos 器件 | ||
1.一种具有阵列式多层法拉第屏蔽环结构的LDMOS器件，其结构包括：P+衬底层、P-外延层、P+注入层、P阱区、漂移区、栅下氧化层、栅极电极、源极电极、漏极电极、背面金属以及源极深槽互连金属；所述P-外延层生长在P+衬底层上；所述P+注入层生长于P-外延层一侧，穿过P-外延层并沉入P+衬底层内；所述P阱区生长在P-外延层上，一侧与P+注入层接触；所述漂移区设置于P阱区两侧，包括第一重掺杂N+漂移区、轻掺杂N-漂移区、第二重掺杂N+漂移区，所述第一重掺杂N+漂移区一端伸入P+注入层内，另一端伸入P阱区，所述轻掺杂N-漂移区、第二重掺杂N+漂移区依次排列在P阱区的另一侧；所述栅极电极设置于P阱区上，与P阱区形成沟道区；所述源极电极设置于P+注入层上并延伸至P阱区一侧的第一重掺杂N+漂移区上方；所述栅极电极与P沟道之间由栅氧化层共同形成MOS结构；所述漏极电极设置于P-外延层上并延伸至P阱区另一侧的第二重掺杂N+漂移区上方；所述背面金属设置于P+衬底层背面，源极电极通过源极深槽互连金属与背面金属连接，其特征在于：还包括至少三层的法拉利环屏蔽层，每层法拉利环屏蔽层均为阵列式结构，且横跨整个栅极电极并向源极和漏极延伸，各层法拉利环屏蔽层之间的阵列完全对齐。
2.根据权利要求1所述的具有阵列式多层法拉第屏蔽环结构的LDMOS器件，其特征在于：所述法拉利环屏蔽层采用钨硅制成。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于扬州江新电子有限公司，未经扬州江新电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201810148566.7/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
