[发明专利]具有复合栅的IGBT芯片

说明书

本发明公开了一种具有复合栅的IGBT芯片，包括晶圆基片以及形成在晶圆基片上的若干个依次排列的元胞，元胞包括两个轴对称的复合栅单元；复合栅单元包括设置于晶圆基片上的源极区和栅极区，栅极区包括设置于源极区两侧的平面栅极区和沟槽栅极区；沟槽栅极区包括沟槽栅和辅助子区。本发明提供的具有复合栅的IGBT芯片，通过将平面栅极和沟槽栅极复合于同一元胞，从而大幅度提升芯片密度并保留沟槽栅低通耗，高电流密度和平面栅宽安全工作区的特性。

技术领域

本发明涉及半导体器件技术领域，尤其涉及一种具有复合栅的IGBT芯片。

背景技术

绝缘栅双极型晶体管(IGBT)是由双极型三极管(BJT)和绝缘栅型场效应管(MOSFET)组成的复合全控型电压驱动式功率半导体器件，由于其具有通态压降低，电流密度大，输入阻抗高以及响应速度快等特点，被广泛应用于轨道交通、智能电网、工业变频以及新能源开发等领域。

现有的绝缘栅双极型晶体管(IGBT)的栅极通常为平面栅或沟槽栅。当绝缘栅双极型晶体管(IGBT)的栅极为平面栅时，则绝缘栅双极型晶体管(IGBT)制作工艺简单，对制成设备要求较低，且平面栅的耐压性较好；但由于平面栅沟道区在表面，沟道密度受到芯片表面积大小限制，因此平面栅的电导调制效应较弱，从而使得其导通压降较高。当绝缘栅双极型晶体管(IGBT)的栅极为沟槽栅时，将沟道由横向转化为纵向，从而实现一维电流通道，有效消除平面栅沟道中的JFET效应，同时使沟道密度不再受芯片表面积限制，大大提高元胞密度从而大幅度提升芯片电流密度；但随着沟槽栅密度的增加，芯片饱和电流过大，弱化了芯片的短路性能，从而影响了芯片的安全工作区，同时也降低了芯片的耐压能力。

因此，现如今亟需一种耐压能力大，同时又可以很好的避免芯片饱和电流过大，影响芯片的安全工作区的绝缘栅双极型晶体管(IGBT)芯片。

发明内容

本发明所要解决的技术问题是现有的绝缘栅双极型晶体管芯片不能在大幅度提升芯片电流密度的同时保证具有较大的耐压能力和宽安全工作区。

为了解决上述技术问题，本发明提供了一种具有复合栅的IGBT芯片，包括晶圆基片以及形成在所述晶圆基片的上表面若干个依次排列的元胞，所述元胞包括两个相互对称的复合栅单元；

所述复合栅单元包括设置于所述晶圆基片上的源极区和栅极区，所述栅极区包括设置于所述源极区两侧的平面栅极区和沟槽栅极区；

所述沟槽栅极区包括位于所述晶圆基片上的沟槽栅子区以及位于所述沟槽栅子区上方的辅助子区，所述沟槽栅子区包括设置于所述晶圆基片上的沟槽、设置于所述沟槽内表面的第一氧化层以及填充于所述沟槽内形成沟槽栅极的多晶硅，所述辅助子区包括形成于所述晶圆基片上表面的第二氧化层、形成于所述第二氧化层上的多晶硅以及包围述第二氧化层上多晶硅外表面的绝缘层，所述沟槽内的多晶硅与所述辅助子区的多晶硅相连。

优选的是，所述平面栅极区包括位于所述晶圆基片上表面的第三氧化层、位于所述第三氧化层上形成平面栅极的多晶硅以及包围所述第三氧化层上多晶硅外表面的绝缘层。

优选的是，所述源极区包括：

设置于所述平面栅极区和所述沟槽栅极区之间的P+区；

设置于所述P+区上方两侧的第一N+区和第二N+区；

设置于所述P+区下的P阱区；

以及设置于所述P阱区下的N阱区。

优选的是，所述第一N+区位于所述平面栅极区下方，所述第二N+区位于沟槽栅极辅助子区下方。

优选的是，所述源极区还包括覆盖所述平面栅极区、所述沟槽栅极区以及所述P+区的金属层。

优选的是，所述金属层与所述第一N+区和第二N+区接触连接。