[发明专利]SOI衬底及其制备方法有效
申请号: | 201810149551.2 | 申请日: | 2018-02-13 |
公开(公告)号: | CN110164814B | 公开(公告)日: | 2021-12-21 |
发明(设计)人: | 何小东 | 申请(专利权)人: | 无锡华润上华科技有限公司 |
主分类号: | H01L21/762 | 分类号: | H01L21/762;H01L29/06 |
代理公司: | 广州华进联合专利商标代理有限公司 44224 | 代理人: | 易皎鹤 |
地址: | 214028 江苏省无*** | 国省代码: | 江苏;32 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | soi 衬底 及其 制备 方法 | ||
1.一种SOI衬底的制备方法,其特征在于,包括如下步骤:
提供具有第一导电类型的硅衬底;
在所述硅衬底内形成多个第一导电类型区域和多个第二导电类型区域,所述第一导电类型区域和所述第二导电类型区域网格状交错分布,所述第一导电类型区域与所述第二导电类型区域的导电类型相反;
形成设于所述硅衬底上的埋氧化层和设于所述埋氧化层上的顶层硅;
其中,所述在所述硅衬底内形成多个第一导电类型区域和多个第二导电类型区域,包括:
在所述硅衬底上涂覆光刻胶层;
通过曝光显影在所述光刻胶层开设多个第二导电类型区域的注入窗口;
通过所述第二导电类型区域的注入窗口向所述硅衬底注入第二导电类型离子。
2.根据权利要求1所述的制备方法,其特征在于,所述在所述硅衬底内形成多个第一导电类型区域和多个第二导电类型区域的步骤之后、所述形成设于所述硅衬底上的埋氧化层和设于所述埋氧化层上的顶层硅的步骤之前,还包括对所述硅衬底进行热退火处理的步骤。
3.根据权利要求2所述的制备方法,其特征在于,所述通过所述第二导电类型区域的注入窗口向所述硅衬底注入第二导电类型离子的步骤中,所述第二导电类型离子的注入深度范围为1μm至5μm。
4.根据权利要求1至3任意一项所述的制备方法,其特征在于,各所述第一导电类型区域和各所述第二导电类型区域的形状为正方形、长方形或圆形中的至少一种。
5.根据权利要求1所述的制备方法,其特征在于,所述第一导电类型区域和所述第二导电类型区域位于所述硅衬底的内部。
6.一种SOI衬底,其特征在于,包括:
硅衬底,包括第一导电类型区域和第二导电类型区域,所述第一导电类型区域和所述第二导电类型区域网格状交错分布,所述第一导电类型区域与所述第二导电类型区域的导电类型相反;
埋氧化层,位于所述硅衬底上;
顶层硅,位于所述埋氧化层上。
7.根据权利要求6所述的SOI衬底,其特征在于,各所述第一导电类型区域和各所述第二导电类型区域位于所述硅衬底的表层时,所述埋氧化层位于所述硅衬底上,且与各所述第一导电类型区域和各所述第二导电类型区域接触。
8.根据权利要求6所述的SOI衬底,其特征在于,各所述第一导电类型区域的多数载流子浓度范围为1×1015cm-3至1×1019cm-3;各所述第二导电类型区域的多数载流子浓度范围为1×1015cm-3至1×1019cm-3。
9.根据权利要求6所述的SOI衬底,其特征在于,各所述第一导电类型区域和各所述第二导电类型区域的形状相同或不同。
10.根据权利要求6所述的SOI衬底,其特征在于,各所述第一导电类型区域和各所述第二导电类型区域中多数载流子的浓度相同或不同。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于无锡华润上华科技有限公司,未经无锡华润上华科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201810149551.2/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造