[发明专利]一种半导体功率器件及其制作方法

说明书

本发明提供了一种半导体功率器件及其制作方法，涉及半导体集成电路技术领域，包括：N型衬底、N+区、P‑体区、PN交替超结区、N+源区、栅极氧化层、多晶硅栅极、介质层隔离、器件源极金属和器件漏极金属。其中，PN交替超结区由P+层与N+层纵向间隔交替排列，且N+区中央区的同侧的每相邻两个N+源区之间的P‑体区的侧面设置有第一N+层和第二N+层；以及N+区的中央区与侧边区之间设置有第三N+层。该技术方案缓解了现有技术存在的结构可靠性差的技术问题，保证了器件导通性能，提高了半导体功率器件的纵向变形的承受强度，增加了半导体功率器件的弯曲程度耐受能力，使其在承受机械变形时免遭破坏，提高了器件结构的可靠性，且制作工艺简单，制作成本低。

技术领域

本发明涉及半导体集成电路技术领域，尤其是涉及一种半导体功率器件及其制作方法。

背景技术

目前，进入21世纪以来，“柔性可拉伸电子器件”进入了快速发展阶段。由于具有优越的机械性能，柔性可拉伸电子器件在健康监测、医疗植入器件、人造皮肤以及人机交互等众多传统与新兴领域具有巨大的技术优势以及广泛的应用前景。不过，目前广泛存在的电子材料，尤其半导体材料，往往是脆性不可拉伸的，难以直接应用于柔性可拉伸电子器件。在实现本发明过程中，发明人发现现有技术中至少存在如下问题：现在对于柔性可拉伸电子器件的主要实现方案是将不可拉伸的材料设计成特殊结构，例如褶皱、蛇形、弹簧、“孤岛互连”等等。但是这些方法得到的器件结构所承受的弯曲度有限，同时制作工艺复杂、制作成本高，难以大规模应用于柔性可拉伸电子器件。因此，现有技术存在弯曲结构的可靠性差的技术问题。

发明内容

有鉴于此，本发明的目的在于提供一种半导体功率器件及其制作方法，以缓解现有技术存在弯曲结构的可靠性差的技术问题。

第一方面，本发明实施例提供了一种半导体功率器件，包括：N型衬底、N+区、P-体区、PN交替超结区、N+源区、栅极氧化层、多晶硅栅极、介质层隔离、器件源极金属和器件漏极金属；

N+区为由中央区、底边区和侧边区组成的电子漂移区；

N型衬底的上方与N+区的底边区连接， N+区的内表面向中央区延伸为P-体区， PN交替超结区位于N+区的中央区的两侧、N+区的侧边区与P-体区之间， P-体区的上表面与PN交替超结区相连接处设有N+源区，栅极氧化层覆盖于N+源区、N+区、P-体区连接处的上表面，栅极氧化层上方设有多晶硅栅极， PN交替超结区与N+源区连接处的上表面设置有器件源极金属， N+区的侧边区的上表面设有器件漏极金属，多晶硅栅极的上表面及其与器件源极金属之间、器件源极金属与器件漏极金属之间均水平铺设有介质隔离层；

其中， PN交替超结区由P+层与N+层纵向间隔交替排列，且N+区中央区的同侧的每相邻两个N+源区之间的P-体区的侧面设置有第一N+层和第二N+层；以及， N+区的中央区与侧边区之间设置有第三N+层，且第三N+层的厚度小于栅极氧化层的宽度；

第一N+层和第二N+层之间设置有第二P+层，第一N+层和第三N+层之间设置有第一P+层，第二N+层和第三N+层之间设置有第三P+层。

进一步的，本发明实施例提供的半导体功率器件中，第一N+层和第二N+层的厚度小于N+源区的厚度。

进一步的，本发明实施例提供的半导体功率器件中，第二P+层的厚度大于N+源区的厚度。

进一步的，本发明实施例提供的半导体功率器件中， P+层的掺杂剂量为2E15~3E15， N+层的掺杂剂量为3E15~4E15。

进一步的，本发明实施例提供的半导体功率器件中， P-体区的四个拐角处与N+区之间设置有P+层。

进一步的，本发明实施例提供的半导体功率器件中，N+区采用由P3HT-NF材料和PDMS材料聚合的橡胶半导体电子漂移层。