[发明专利]避免制程期间电荷所影响的方法、制造方法与集成电路

权利要求书

1.一种防止存储器内的存储单元受到制程期间电荷影响的方法，包含以下步骤：

形成一第一连线，用以将一第一二极管的一第一节点连接至与即将被制造的一个或多个第一存储单元耦接的一第一存储单元连接线，以及，形成一第二连线，用以将该第一二极管的一第二节点连接至一控制电路，其中在制造该存储器时，累积在该一个或多个第一存储单元的制程期间电荷经由一第一导通路径而被放电至一接地端，其中该第一导通路径是由因该制程期间电荷所引起的一第一电压对该第一二极管顺向偏压并因而致能该控制电路将一电流导通至该接地端所形成，该第一连线以及该第二连线形成于一第一金属层上；

于该存储器与该控制电路上形成一第二金属层，该第二金属层覆盖在该第一金属层上以完成制造该存储器；其中，在未设置该第二金属层时，该控制电路用于将累积于该存储单元的制程期间电荷经由在该第一金属层中的一导通路径而放电，以及在设置该第二金属层时，该控制电路经由该第二金属层用于关闭该导通路径；以及

在制造该存储器之后以及在操作该存储器的时候，将一第二电压施加于该控制电路而对该第一二极管逆向偏压并据以关闭该第一导通路径。

2.如权利要求1所述的方法，其中该控制电路包含一晶体管，该晶体管包含与该第一二极管的该第二节点耦接的一源极端、与该接地端耦接的一漏极端，以及一栅极端，且该方法更包含以下步骤：

通过该第二金属层将该晶体管的一栅极端耦接于该晶体管的该源极端而禁能该晶体管。

3.如权利要求1所述的方法，其中该方法更包含以下步骤：

藉以该第二金属层形成一第三连线，其中该第三连线用于将该第二电压施加于该第一二极管的该第二节点。

4.如权利要求1所述的方法，其中施加于该控制电路的该第二电压高于施加于该第一存储单元连接线上的一操作电压。

5.如权利要求1所述的方法，其中该第一存储单元连接线包含一字线、一位线、一源极选择线，以及一接地选择线的其中一个。

6.如权利要求1所述的方法，其中该控制电路包含耦接于该第一二极管以及该接地端之间且彼此串联的多个晶体管，其中施加在该控制电路上的该第二电压分布于这些晶体管。

7.一种存储器系统的制造方法，包含以下步骤：

形成一第一连线与一第二连线，其中该第一连线用以将一第一二极管的一第一节点连接至一存储器一第一存储单元连接线，且该第二连线用以将该第一二极管的一第二节点连接至一控制电路；

形成与该第一存储单元连接线耦接的一个或多个第一存储单元，其中，在形成该一个或多个第一存储单元的期间，累积于该一个或多个第一存储单元上的制程期间电荷经由一导通路径而被放电至一接地端，其中该导通路径是由因制程期间电荷所引起的一第一电压对该第一二极管顺向偏压，并据以致能该控制电路将一电流导通至该接地端所形成，其中该第一连线以及该第二连线形成于一第一金属层上；

于该存储器与该控制电路上形成一第二金属层，该第二金属层覆盖在该第一金属层上以完成制造该存储器并禁能该控制电路的晶体管；其中，在未设置该第二金属层时，该控制电路用于将累积于该存储单元的制程期间电荷经由在该第一金属层中的一导通路径而放电，以及在设置该第二金属层时，该控制电路经由该第二金属层用于关闭该导通路径；以及

完成制造该存储器系统，其中该控制电路被施加一第二电压而对该第一二极管逆向偏压并因而关闭该导通路径。

8.如权利要求7所述的制造方法，其中更包含以下步骤：

形成将该控制电路内的该晶体管的一第一端连接至该第一二极管的该第二节点之间的连线，以及形成将该晶体管的一第二端连接至该接地端的连线，其中该晶体管被致能并在对该制程期间电荷放电时导通该电流。

9.一种集成电路，包含：

一存储器，包含：

一存储单元阵列，包含多个存储单元；

一列译码器或一行译码器；以及

多条存储单元连接线，其分别将该存储单元阵列中的多列的存储单元或多行的存储单元连接至该列译码器或该行译码器；

多个二极管，其中各该二极管具有连接至各该存储单元连接线的一第一节点；以及

一放电控制电路，连接至各该二极管的一第二节点，其中该放电控制电路包含形成在一第一金属层的一第一部分，以及形成在该第一金属层上方的一第二金属层的一第二部分，其中，

在未设置该第二金属层时，该放电控制电路可用于将累积于该存储单元的制程期间电荷经由在该第一金属层中的一导通路径而放电至一接地端，以及

经由该第二金属层，该放电控制电路被施加电压而对各该二极管逆向偏压及关闭该导通路径。