[发明专利]半导体晶片以及形成半导体的方法

说明书

本发明实施例提供一种半导体晶片以及形成半导体的方法。该半导体晶片包括：第一半导体元件，该第一半导体元件具有第一器件；第二半导体元件，该第二半导体元件具有第二器件；绝缘层，该绝缘层侧向延伸到该第一半导体元件和该第二半导体元件；以及研磨层，该研磨层配置在该半导体晶片的背面上或临近于该半导体晶片的背面。因此，在制薄过程中(例如背面研磨)将研磨层暴露时，可以减少或避免碎屑或裂纹。

技术领域

本发明实施例总体上涉及半导体领域，尤其涉及一种半导体晶片以及形成半导体的方法。

背景技术

半导体器件(也可称为半导体元件、部件、装置，等等)可包括半导体本体和一个或多个电极。例如，主要用在半导体本体中的材料可以是硅或者碳化硅(SiC)。

半导体器件可以是，例如，二极管或者晶体管，例如绝缘栅场效应晶体管(IGFET，Insulated Gate Field Effect Transistor)、金属氧化物半导体效应晶体管(MOSFET，Metal Oxide Semiconductor Field Effect Transistor)、或者绝缘栅双极晶体管(IGBT，Insulated Gate Bipolar Transistor)，等等。

总体上来讲，在半导体器件的制造期间，可以在半导体晶片(wafer)内制成多个半导体器件，并且在该半导体晶片内在部分或全部半导体器件之间形成沟槽。然后形成电介质骨架结构，并且在基本上填充这些沟槽的同时，该电介质骨架结构至少部分地覆盖这些半导体器件中的一部分。

然后利用该电介质骨架结构进行机械支承和稳定，能够将该半导体晶片进行制薄(thinning)。制薄可以持续进行，直到该电介质骨架结构暴露在被制薄后的半导体晶片的背面，从而形成多个超薄半导体元件，每个半导体元件包括该半导体晶片中的这些半导体器件中的至少一个。

之后可以通过将该电介质骨架结构切穿而不是将该半导体晶片的材料切穿，来将这些超薄半导体元件分离。

参考文献1：US2017/0069578A1。

本节的内容引入了多个方面，这些方面是为了对本发明的更好地理解。因此，应在此方面阅读本节的陈述，且不应理解为是对哪些是现有技术或哪些不是现有技术的认可。

发明内容

然而，发明人发现，该电介质骨架结构的材料总体上包括氧化硅(SiO)和氮化硅(SiN)中的至少一种，并且该电介质骨架结构易碎(或易于断裂)。因此，在制薄过程中(例如背面研磨)该电介质骨架结构被暴露时，可能会出现碎屑或裂纹。

为了至少解决上述这些问题中的一部分，本发明提供方法、装置和器件。结合附图阅读下面对具体实施例的描述，能够理解本发明的实施例的特征和优点，这些具体实施例通过实例描述了本发明实施例的原理。

总体上来讲，本发明实施例提供了一种半导体晶片以及形成半导体的方法。在本发明中，期望能够避免制薄过程中出现碎屑或裂纹。

根据本发明实施例的第一方面，提供一种半导体晶片。该半导体器件晶片包括：第一半导体元件，该第一半导体元件具有第一器件；第二半导体元件，该第二半导体元件具有第二器件；绝缘层，该绝缘层侧向延伸到该第一半导体元件和该第二半导体元件；以及研磨层，该研磨层配置在该半导体晶片的背面上或临近于该半导体晶片的背面；其中，该研磨层与该第一半导体元件的第一侧壁和该第二半导体元件的第二侧壁接触。

在一个实施例中，该绝缘层覆盖该第一半导体元件的第一侧壁的至少一部分和该第二半导体元件的第二侧壁的至少一部分。

在一个实施例中，该半导体晶片还包括：沟槽，该沟槽形成在该第一半导体元件与该第二半导体元件之间；其中，该研磨层以及该绝缘层的至少一部分配置在该沟槽中。

在一个实施例中，该研磨层的材料比该第一半导体元件和/或该第二半导体元件的材料柔软。