[发明专利]三维半导体存储器件及其操作方法

说明书

本发明提供一种三维(3D)半导体存储器件及其操作方法，该3D半导体存储器件包括：电极结构，包括垂直堆叠在基板上并在第一方向上延伸的多个单元电极、以及顺序堆叠在所述多个单元电极上的下部串选择电极和上部串选择电极；第一垂直结构，穿过下部串选择电极和上部串选择电极以及所述多个单元电极；第二垂直结构，与上部串选择电极间隔开并穿过下部串选择电极和所述多个单元电极；以及第一位线，与电极结构相交并在不同于第一方向的第二方向上延伸。第一位线共同地接到第一垂直结构和第二垂直结构。第二垂直结构不延伸穿过上部串选择电极。

技术领域

发明构思涉及一种三维(3D)半导体存储器件及其操作方法，更具体地，涉及具有提高的集成度和可靠性的3D半导体存储器件及其操作方法。

背景技术

半导体器件已被高度地集成以提供优异的性能和更低的制造成本。半导体器件的集成度直接影响半导体器件的成本，从而导致对高度地集成的半导体器件的需求。因此，已经开发了三维(3D)半导体存储器件。3D半导体存储器件可以包括三维布置的存储单元。

发明内容

发明构思可以提供能够提高集成度的三维(3D)半导体存储器件及其操作方法。

根据发明构思的一些示例实施方式，一种三维(3D)半导体存储器件可以包括：基板；电极结构，在基板上在第一方向上延伸并包括垂直堆叠在基板上的多个单元电极、以及依次堆叠在所述单元电极上的下部串选择电极和上部串选择电极；第一垂直结构，穿过下部串选择电极和上部串选择电极以及所述多个单元电极；第二垂直结构，与上部串选择电极间隔开使得第二垂直结构不延伸穿过上部串选择电极并且第二垂直结构穿过下部串选择电极和所述多个单元电极；以及第一位线，在不同于第一方向的第二方向上延伸。第一位线可以共同地连接到第一垂直结构和第二垂直结构。

根据发明构思的一些示例实施方式，一种3D半导体存储器件可以包括：基板；第一单元串，在基板上并垂直于基板的顶表面布置；第二单元串，在基板上并垂直于基板的顶表面布置；以及位线，共同地连接到第一单元串和第二单元串。第一单元串可以包括串联连接的m个串选择晶体管。第二单元串可以包括串联连接的n个串选择晶体管。“n”可以是自然数，“m”可以是大于“n”的自然数。“m”和“n”都大于0。

根据发明构思的一些示例实施方式，可以提供一种操作3D半导体存储器件的方法。3D半导体存储器件可以包括共同连接到第一单元串和第二单元串的位线。第一单元串可以包括彼此串联连接的多个第一存储单元以及第一串选择晶体管和第二串选择晶体管。第二单元串可以包括多个第二存储单元和第三串选择晶体管。该方法可以包括：对第一单元串的第二串选择晶体管编程，使得第二串选择晶体管的阈值电压大于第一串选择晶体管的阈值电压和第三串选择晶体管的阈值电压；以及在对第二串选择晶体管编程之后，对第二单元串的第三串选择晶体管编程，使得第三串选择晶体管的阈值电压大于第一单元串的第一串选择晶体管的阈值电压。

根据发明构思的一些示例实施方式，一种三维(3D)半导体存储器件可以包括：基板；多个单元串，在基板上并垂直于基板的顶表面延伸；下部串选择线；以及上部串选择线。所述多个单元串的每个可以包括接地选择晶体管、在接地选择晶体管上一个堆叠在另一个的顶部上的多个存储单元以及在所述多个存储单元上的第一串选择晶体管。所述多个单元串可以包括分别具有彼此不同的数量的串选择晶体管的第一单元串和第二单元串。第一单元串可以包括在第一单元串的第一串选择晶体管上的顶部串选择晶体管。下部串选择线可以共同连接到第一单元串的第一串选择晶体管的栅极和第二单元串的第一串选择晶体管处的栅极。上部串选择线可以连接到第一单元串的顶部串选择晶体管的栅极。

附图说明

鉴于附图和伴随的详细描述，发明构思将变得更加明显。

图1是示出根据发明构思的一些示例实施方式的三维(3D)半导体存储器件的单元阵列的电路图。

图2是示出根据发明构思的一些示例实施方式的3D半导体存储器件的单元阵列的平面图。