[发明专利]抑制图像失配的TDI感光器件及图像传感器

说明书

本发明的抑制图像失配的TDI感光器件由集成在同一块芯片上的K行分离的TDI感光子阵列组成，并且相邻TDI感光子阵列间的间隙内布置与各TDI感光子阵列对应的转移电路。各TDI感光子阵列采集的像素信号分别通过转移电路转移至外部，在外部对第2～k行TDI感光子阵列的像素信号进行移位操作使得相同列的像素信号相匹配，然后对各列像素信号进行累加得到校正后的图像。本发明完全解决了图像失配问题，极大的改善了TDI图像质量，并能够节约后期图像校正成本值。

技术领域

本发明属于集成电路图像传感器技术领域，具体涉及一种TDI图像传感器。

背景技术

时间延迟积分技术(Time Delay Integration，TDI)是一种广泛应用于图像传感器的成像技术。传感器行像素先后对物体的同一部位曝光，最后每列像素的光信号累加，提升微光环境下探测器的感光能力，弥补低照度环境中图像传感器能量获取不足的缺点。传统的TDI感光器件是一个整体CCD阵列，根据信号累加方式,分为电荷域累加和数字域累加。当图像传感器TDI级数为N时，电荷域TDI技术将产生的光电荷直接进行N次累加，传感器的信噪比提升N倍；数字域TDI-CCD先将光生电荷转化为数字信号，最后对数字信号累加。由于TDI技术具有低噪声和高动态范围，其被广泛应用于深空探索和空间侦察任务中。

传统线阵CCD电荷累加原理如图1a、图1b所示，当传感器推扫模式及帧频与物体运动完美匹配时，行像素对物体同一部位先后扫描后把每列像素的信号累加，从而得到一维光强分布信息。但在具体应用中，图像传感器像扫描方向和物体运动存在分歧，如横向运动引起列像素间图像的串扰，如图2a、图2b所示，这导致图像传感器解析能力降低，严重时产生图像拖影，因此在后期需要进行图像校正。同时由于电荷域TDI技术对信号先累加后输出，计算机算法无法从根本上校正图像。同时TDI信噪比与其级数成正相关，但级数的增加不仅会增加版图设计复杂度，同时也迅速降低芯片良率。数字域模式虽然可以先校正图像后对信号累加，但由于信号在读出中都会引入读出噪声，因此信噪比只能提升倍，对噪声压制的空间非常有限。

发明内容

本发明要解决的一个技术问题是提供一种能够解决图像失配问题的抑制图像失配的TDI感光器件。

为了解决上述技术问题，本发明的抑制图像失配的TDI的感光器件由集成在同一块芯片上的K行分离的TDI感光子阵列组成，并且相邻TDI感光子阵列间的间隙内布置与各TDI感光子阵列对应的转移电路。

所述的相邻TDI感光子阵列间的间隙宽度在1到10个像素尺寸以内。

所述的TDI感光子阵列包含一行像素或多行像素。

各TDI感光子阵列采集的像素信号分别通过转移电路转移至外部，在外部根据信号累加一级时图像在水平方向偏移的像素个数η，对第2～k行TDI感光子阵列的像素信号进行移位操作使得相同列的像素信号相匹配，然后对各列像素信号进行累加得到校正后的图像。

本发明要解决的另一个技术问题是提供一种包含上述抑制图像失配TDI感光器件的图像传感器，该图像传感器还包括存储运算区；各TDI感光子阵列采集的像素信号分别通过转移电路转移至存储运算区，存储运算区根据信号累加一级时图像在水平方向偏移的像素个数η，对第2～k行TDI感光子阵列的像素信号进行移位操作使得相同列的像素信号相匹配，然后对各列像素信号进行累加得到校正后的图像。

所述存储运算区包括存储区、控制电路和运算电路；存储区包括与各TDI感光子阵列数量对应的寄存器；各TDI感光子阵列采集的像素信号通过转移电路分别转移至对应的寄存器；运算电路根据信号累加一级时图像在水平方向偏移的像素个数η计算第2～k行TDI感光子阵列的各列像素信号应移动的位数，再通过控制电路控制各寄存器进行移位操作使得相同列的像素信号相匹配；将各寄存器对应列像素信号进行累加得到校正后的图像。