[发明专利]存储装置的漏电流补偿读取方法

说明书

一种存储装置，包括存储单元阵列，存储单元阵列包含位线及偏压电路单元。感测放大器具有耦接到数据线的数据线输入、和一参考输入。可控参考电流源可被耦接到感测放大器的参考输入。装置上的控制电路以执行读取操作，读取操作包括第一阶段和第二阶段，在第一阶段中阵列被偏压以在被选位线上感应漏电流，在第二阶段中阵列被偏压以读取被选位线上的被选存储单元。装置上的电路被设置以在第一阶段中采样漏电流，并在第二阶段中控制可控参考电流源为所采样的漏电流的一函数。

技术领域

本发明是有关于一种集成电路存储器，且特别是有关于一种于大尺寸存储阵列中准确感测数据的技术。

背景技术

集成电路存储装置中的存储阵列的尺寸一直在稳地增加。因此，大尺寸存储阵列中的单一位线耦接至非常多的各个的存储单元。在被选存储单元感测数据的期间，耦接到位线的未选存储单元产生可干扰感测电路操作的漏电流。随着未选的存储单元的数量增加，漏电流增加并且减小了阵列可用的感测边界(margin)。

遇到这个问题的存储阵列类型包括可编程电阻存储装置，其具有交叉架构的高密度单元阵列，例如名称为「SELF-ALIGNED，PROGRAMMABLE PHASE CHANGE MEMORY」的美国专利第6,579,760号，由Lung于2003年6月17日发布。已开发的交叉点架构具有串联于双向(ovonic)阈值开关的相变化存储元件。其他架构也已利用，包括多种二维和三维阵列结构。即使在截止的状态下，可编程电阻式存储单元也可传导少量的漏电流。因此，在这些装置中对漏电流的补偿已被研究。参见Oh等人于2007年7月17日发布的名称为「PHASE CHANGEMEMORY DEVICE PROVIDING COMPENSATION FOR LEAKAGE CURRENT」的美国专利第7,245,526号。

相仿的漏电流问题也出现在其他存储器架构中，包含例如NOR快闪架构。

需要提供可补偿此漏电流效应的技术，并增进高密度存储阵列的读取边界。

发明内容

本案技术补偿来自未选存储单元的漏电流，适用于包括交叉点存储阵列的高密度存储器。利用本案所描述的技术，可以减少由漏电流引起的读取边界的损失。

本案所描述的存储装置包含一存储单元阵列，存储单元阵列包括位线、及偏压电路以施加多个偏压配置至存储单元阵列。感测放大器具有耦接到数据线的数据线输入、和一参考输入。行译码器耦接到阵列中的位线，并将被选位线耦接到数据线。数据线负载电路耦接到数据线，且用于与偏压配置耦接。可控参考电流源具有控制输入，且可被耦接到感测放大器的参考输入。装置上的控制电路以执行读取操作，其中读取操作包括第一阶段(或称为漏电流采样阶段)和第二阶段(或称为感测阶段)，在第一阶段中，阵列被偏压以在被选位线上感应漏电流，在第二阶段中，阵列被偏压以读取被选位线上的被选存储单元。装置上的电路被设置以对第一阶段中的漏电流进行采样，并且在第二阶段期间将控制信号提供至可控参考电流源的控制输入，其中控制信号是产生为所采样的漏电流的函数。

本案实施例中，漏电流采样电路包括电流镜电路及电容。电流镜电路耦接至产生采样电流的数据线负载电路。此实施例中的电流镜电路产生采样电流，可与数据线负载电路中的电流隔离，且采样电流为数据线负载电路中的电流的函数。电容在第一阶段期间由采样电流所充电。电容在第二阶段提供控制信号至可控参考电流源。

本案实施例的存储装置中，数据线负载电路包含第一分枝电路(branch)及第二分枝电路。第一分枝电路在第一阶段被使能，第二分枝电路在第二阶段被使能。漏电流采样电路耦接至数据线负载电路的第二分枝电路。在包含数据线负载电路的第一及第二分枝电路的实施例中，漏电流采样电路包含电流镜电路，耦接至数据线负载电路的第一分枝电路，第一分枝电路基于漏电流产生采样电流。还包括电容及开关。开关被设置以耦接电容以采样第一阶段期间的电流。如此，以隔离于读取电流的方式来产生补偿电流，可以在操作的第二阶段期间基于读取电流来感测数据。