[发明专利]半导体存储器件

说明书

一种半导体存储器件包括：第一计数电路，其适用于基于突发刷新命令信号来对在每个突发刷新周期中连续切换的第一时钟信号进行计数，并且产生第一计数码信号；周期引导电路，其适用于基于突发刷新命令信号和预充电信号来产生在每个突发刷新周期中切换一次的第二时钟信号；第二计数电路，其适用于对第二时钟信号进行计数并且产生第二计数码信号；以及控制电路，其适用于基于第一计数码信号和第二计数码信号来在每个突发刷新周期中产生用于锁存目标地址的锁存控制信号。

相关申请的交叉引用

本申请要求2017年4月11日向韩国知识产权局提交的申请号为10-2017-0046754的韩国专利申请的优先权，其公开内容通过引用整体合并于此。

技术领域

示例性实施例涉及一种半导体设计技术，更具体地，涉及一种执行刷新操作的半导体存储器件。

背景技术

半导体存储器件的存储单元由用作开关的晶体管和储存电荷(数据)的电容器来配置。数据根据存储单元的电容器中是否存在电荷(即，电容器两端的电压为高还是低)而被划分为逻辑高电平(逻辑1)或逻辑低电平(逻辑0)。原则上，数据的储存不消耗功率，因为其按照电荷累积在电容器中的方式来实现。然而，数据可能丢失，因为储存在电容器中的电荷的初始量可能由于由MOS晶体管的PN结等导致的泄漏电流而减小。为了防止这种现象，应当在数据丢失之前读取存储单元中的数据，以及应当基于读出的信息来再充电到正常电荷量。仅当周期性重复这样的操作时才可以保持数据的存储。这种对单元电荷再充电的过程叫做刷新操作。

同时，随着半导体存储器件的集成度的增加，半导体存储器件中包括的多个字线之间的间隔减小。随着字线之间的间隔减小，相邻的字线之间的耦合效应增加。

每当数据输入至存储单元和从存储单元输出时，字线在激活(激活的)状态与去激活(非激活的)状态之间切换。就此而言，由于如上所述相邻的字线之间的耦合效应增加，因此出现以下现象：耦接到与频繁激活的字线相邻的字线的存储单元的数据被损坏。这种现象叫做行锤击(row hammering)。由于行锤击的原因，在存储单元刷新之前，存储单元的数据可能被损坏。

图1是图示半导体存储器件中包括的存储单元阵列的一部分的示图，用于说明行锤击。

参考图1，字线WLK对应于具有大量激活次数的频繁激活的字线，而字线WLK-1和WLK+1对应于与频繁激活的字线WLK相邻设置的相邻字线。此外，存储单元CELL_K耦接到频繁激活的字线WLK，存储单元CELL_K-1耦接到相邻字线WLK-1，以及存储单元CELL_K+1耦接到相邻字线WLK+1。相应的存储单元CELL_K、CELL_K-1和CELL_K+1包括单元晶体管TR_K、TR_K-1和TR_K+1以及单元电容器CAP_K、CAP_K-1和CAP_K+1。

在图1中，当频繁激活的字线WLK被激活或被去激活时，由于在频繁激活的字线WLK与相邻字线WLK-1和WLK+1之间出现的耦合现象，因此相邻字线WLK-1和WLK+1的电压增加或减小，并且对单元电容器CAP_K-1和CAP_K+1的电荷量施加影响。因此，在频繁激活的字线WLK的激活频繁发生以及因此频繁激活的字线WLK在激活状态与去激活状态之间切换的情况下，储存在存储单元CELL_K-1和CELL_K+1中包括的单元电容器CAP_K-1和CAP_K+1中的电荷量的改变可以增加，而存储单元CELL_K-1和CELL_K+1的数据可能劣化。

此外，由于当字线在激活状态与去激活状态之间切换时产生的电磁波将电子引入耦接到相邻字线的存储单元的单元电容器中或将电子从其放电，因此数据可能被损坏。

主要用来应对行锤击(根据行锤击，当字线WLK被反复激活至少预定次数时，耦接到字线WLK-1和WLK+1的存储单元的数据劣化)的方法为：除了常规刷新操作(正常刷新操作)之外，额外刷新受行锤击影响的相邻字线(例如，WLK+1和WLK-1)。这种对相邻字线的额外刷新操作称作目标刷新操作。

发明内容