[发明专利]阵列基板及其制备方法、显示面板和显示装置在审
申请号: | 201810160147.5 | 申请日: | 2018-02-26 |
公开(公告)号: | CN108364936A | 公开(公告)日: | 2018-08-03 |
发明(设计)人: | 杨昆 | 申请(专利权)人: | 武汉华星光电技术有限公司 |
主分类号: | H01L23/60 | 分类号: | H01L23/60;H01L27/12;H01L21/84 |
代理公司: | 广州三环专利商标代理有限公司 44202 | 代理人: | 郝传鑫;熊永强 |
地址: | 430070 湖北省武汉市武*** | 国省代码: | 湖北;42 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 阵列基板 扫描线 制备 显示面板 子扫描线 间隔区 绝缘层 连接线 间隔设置 显示装置 基板 制程 平行 绝缘层表面 静电积累 静电伤害 长走线 上开孔 断开 走线 条子 贯通 覆盖 | ||
本发明提供一种阵列基板,用于制备显示面板,所述阵列基板包括基板;位于所述基板上的多条平行且间隔设置的扫描线,每一所述扫描线包括两条子扫描线和位于两条所述子扫描线之间的间隔区;覆盖所述子扫描线和所述间隔区的绝缘层;以及设于所述绝缘层表面的多条平行且间隔设置的连接线,每一所述连接线通过过孔将位于所述间隔区两侧的子扫描线连接。本发明所述阵列基板将扫描线设计为短走线,后续制程中通过在绝缘层上开孔将断开的扫描线连接贯通,有效降低扫描线长走线而引起的静电积累,以达到降低制程中静电伤害的目的。本发明还提供一种阵列基板的制备方法,用于制备上述阵列基板。本发明还提供一种包括上述阵列基板的显示面板和显示装置。
技术领域
本发明涉及显示技术领域,特别涉及一种阵列基板及其制备方法、显示面板和显示装置。
背景技术
在目前照明和显示领域中,由于低温多晶硅面板本身的特点,如高电子迁移速率、高分辨率、结构简单以及稳定性高等特点,越来越多的被广泛研究用于开发照明产品以及面板行业中,以达到低成本和更轻薄等需求。
在显示面板的制备过程中,由于显示区扫描线(Gate线)的长走线设计,极易造成大量的静电积累并释放,由于栅极绝缘层的厚度较薄,导致栅极与有源层之间被静电击穿产生点或线类的缺陷,降低产品的良率。
发明内容
本发明的目的在于提供一种阵列基板,降低制程中扫描线的静电累积能力,提高产品的良率。
本发明还提供一种阵列基板的制备方法、显示面板和显示装置。
本发明所述阵列基板,包括:
基板;
位于所述基板上的多条平行且间隔设置的扫描线,每一所述扫描线包括两条子扫描线和位于两条所述子扫描线之间的间隔区;
覆盖所述子扫描线和所述间隔区的绝缘层;
以及设于所述绝缘层表面的多条平行且间隔设置的连接线,每一所述连接线通过过孔将位于所述间隔区两侧的子扫描线连接。
其中,所述阵列基板包括设于所述绝缘层表面的多条平行且间隔设置的数据线,所述数据线与所述连接线位于同一层且与所述连接线绝缘设置,所述数据线的延伸方向与所述扫描线的延伸方向相互垂直。
其中,所述阵列基板包括设于所述绝缘层上的多条平行且间隔设置的触控信号线,所述触控信号线与所述连接线位于同一层且与所述连接线绝缘设置,所述触控信号线的延伸方向与所述扫描线的延伸方向相互垂直。
其中,所述绝缘层上设有第一过孔和第二过孔,所述连接线通过所述第一过孔和所述第二过孔将位于所述间隔区两侧的子扫描线连接。
本发明所述阵列基板的制备方法,包括:
提供一基板;
在所述基板上形成多条平行且间隔设置的扫描线,其中,每条所述扫描线包括两条子扫描线和位于两条所述子扫描线之间的间隔区;
形成覆盖所述扫描线的绝缘层;
在所述绝缘层上形成多条间隔且平行设置的连接线,每一所述连接线通过过孔将位于每一所述间隔区两侧的子扫描线连接。
其中,在所述绝缘层上形成多条间隔且平行设置的连接线的步骤中,包括在所述绝缘层表面形成多条平行且间隔设置的数据线和连接线,其中,每一所述连接线与每一所述数据线之间绝缘设置,每一所述数据线的延伸方向与每一所述扫描线的延伸方向相互垂直。
其中,在所述绝缘层上形成多条间隔且平行设置的连接线的步骤中,包括:
在所述绝缘层表面形成多条平行且间隔设置的数据线;
形成覆盖所述数据线和所述绝缘层的平坦层;
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于武汉华星光电技术有限公司,未经武汉华星光电技术有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201810160147.5/2.html,转载请声明来源钻瓜专利网。
- 上一篇:具有阵列式静电防护结构的LDMOS器件
- 下一篇:包括电阻结构的半导体器件