[发明专利]阵列基板及阵列基板的制作方法

权利要求书

1.一种阵列基板，其特征在于，包括基板，依次层叠于所述基板上的第一源漏极层、半导体层、栅极绝缘层、栅极层、层间介质层及第二源漏极层；所述第一源漏极层包括间隔设置的第一源极及第一漏极；所述半导体层包括半导体区及导体化的第一导体区及第二导体区，所述第一导体区及第二导体区分别位于所述半导体区两侧并与所述半导体区连接，所述第一导体区层叠于所述第一源极上，所述第二导体区层叠于所述第一漏极上，所述第一导体区及第二导体区均为所述第一源漏极层的材料扩散至所述半导体层得到；所述第二源漏极层包括间隔设置的第二源极及第二漏极，所述第二源极通过第一过孔与所述第一源极电连接，所述第二漏极通过第二过孔与所述第一漏极电连接。

2.如权利要求1所述的阵列基板，其特征在于，所述第一导体区部分覆盖所述第一源极，所述第二导体区部分覆盖所述第一漏极；所述第一过孔对应于部分所述第一导体区及未被所述第一导体区覆盖的部分第一源极；所述第二过孔对应于部分所述第二导体区及未被所述第二导体区覆盖的部分第一漏极。

3.如权利要求1所述的阵列基板，其特征在于，所述第一导体区部分覆盖所述第一源极，所述第二导体区部分覆盖所述第一漏极；所述第一过孔对应于所述第一导体区未被所述第一源极覆盖的位置；所述第二过孔对应于所述第二导体区未被所述第一漏极覆盖的位置。

4.如权利要求1所述的阵列基板，其特征在于，所述栅极层包括栅极，所述栅极层叠于所述栅极绝缘层上，且所述栅极及所述栅极绝缘层在所述半导体层上的正投影覆盖位于所述半导体层的半导体区内。

5.如权利要求1所述的阵列基板，其特征在于，所述第一源漏极层的材料为功函数小于4.4ev、电阻率小于10^-7Ω·m的金属。

6.如权利要求5所述的阵列基板，其特征在于，所述第一源漏极层的材料为金属铝。

7.一种阵列基板的制作方法，其特征在于，包括步骤：

提供一基板，在所述基板上形成第一源漏极层；所述第一源漏极层包括间隔设置的第一源极及第一漏极；

在所述第一源漏极层上形成半导体材料层，对所述半导体材料层进行热处理，使得所述第一源漏极层的材料扩散进入所述半导体材料层对应于所述第一源漏极层的区域，以使所述半导体材料层对应于所述第一源漏极层的区域导体化；

对所述半导体材料层进行图案化，得到半导体层；所述半导体层包括半导体区及导体化的第一导体区及第二导体区，所述第一导体区及第二导体区分别位于所述半导体区两侧并与所述半导体区连接，所述第一导体区层叠于所述第一源极上，所述第二导体区层叠于所述第一漏极上；

在所述半导体层上依次形成栅极绝缘层、栅极层及层间介质层；

在所述层间介质层上形成第二源漏极层，所述第二源漏极层包括间隔设置的第二源极及第二漏极，所述第二源极通过第一过孔与所述第一源极电连接，所述第二漏极通过第二过孔与所述第一漏极电连接。

8.如权利要求7所述的阵列基板的制作方法，其特征在于，还包括步骤：

在所述第二源漏极层上形成钝化层，并在所述钝化层上形成像素电极层，所述像素电极层包括阵列设置的像素电极，所述像素电极通过过孔与所述第二源漏极层进行电连接。

9.如权利要求7所述的阵列基板的制作方法，其特征在于，所述“对所述半导体材料层进行热处理”为对所述半导体触控层进行退火处理。

10.如权利要求7所述的阵列基板的制作方法，其特征在于，所述第一源漏极层的材料为功函数小于4.4ev、电阻率小于10^-7Ω·m的金属。