[发明专利]设计集成电路的方法及其系统

权利要求书

1.一种设计集成电路的方法，其特征在于，包括：

使用至少一个处理器从放置及路由数据产生配线数据，所述配线数据对应于集成电路中所包含的网，所述配线数据包括与所述网对应的配线的金属层信息及所述配线的物理信息；

使用所述至少一个处理器、利用所述配线数据中所包含的所述配线的所述物理信息来执行时序分析，以产生时序分析数据；以及

根据所述时序分析数据来改变所述集成电路的布局。

2.根据权利要求1所述的设计集成电路的方法，其特征在于，所述配线的所述物理信息包括与所述配线的工艺变化有关的信息。

3.根据权利要求1所述的设计集成电路的方法，其特征在于，所述物理信息包括所述配线的长度信息。

4.根据权利要求1所述的设计集成电路的方法，其特征在于，所述配线数据包括金属层的层信息及所述金属层的物理信息。

5.根据权利要求1所述的设计集成电路的方法，其特征在于，所述配线数据包括通孔的层信息及所述通孔的物理信息。

6.根据权利要求1所述的设计集成电路的方法，其特征在于，执行时序分析包括：

使用所述配线的所述物理信息来计算所述配线的时序延迟；以及

使用所计算的所述时序延迟来确定所述网的时间余量。

7.根据权利要求1所述的设计集成电路的方法，其特征在于，所述网包括位于所述集成电路的第一金属层上的第一配线、及位于与所述第一金属层不同的第二金属层上的第二配线。

8.根据权利要求7所述的设计集成电路的方法，其特征在于，执行所述时序分析包括：

基于所述第一配线的长度及所述第一金属层的单位延迟来计算所述第一金属层的第一配线延迟；以及

基于所述第二配线的长度及所述第二金属层的单位延迟来计算所述第二金属层的第一配线延迟。

9.根据权利要求8所述的设计集成电路的方法，其特征在于，执行所述时序分析包括：

基于所述第一配线的所述长度、所述第一金属层的所述单位延迟、及所述第一金属层的阻容变化比例因数来计算所述第一金属层的第二配线延迟；以及

基于所述第二配线的所述长度、所述第二金属层的所述单位延迟、及所述第二金属层的阻容变化比例因数来计算所述第二金属层的第二配线延迟。

10.根据权利要求9所述的设计集成电路的方法，其特征在于，执行所述时序分析包括：

基于所述第一金属层的所述第一配线延迟及所述第一金属层的所述第二配线延迟来计算第一配线延迟偏斜；

基于所述第二金属层的所述第一配线延迟及所述第二金属层的所述第二配线延迟来计算第二配线延迟偏斜；以及

基于所述第一配线延迟偏斜及所述第二配线延迟偏斜来计算所述网的时间余量。

11.根据权利要求1所述的设计集成电路的方法，其特征在于，所述执行所述时序分析包括基于时间常数比例因数来计算用于构建所述集成电路的多个金属层中的每一个金属层的配线延迟偏斜，所述时间常数比例因数是根据至少一条配线的工艺变化、表示所述至少一条配线的每单位长度的延迟的单位延迟信息、以及所述至少一条配线的物理信息来设定。

12.一种设计集成电路的方法，其特征在于，包括：

使用至少一个处理器执行合成运算，以从关于集成电路的输入数据产生网表；

使用所述至少一个处理器来放置及路由标准单元，以产生布局数据及配线数据，所述标准单元使用所述网表来定义所述集成电路；

使用所述至少一个处理器从所述布局数据提取寄生分量；以及

使用所述至少一个处理器基于所述布局数据及所述配线数据、根据时序约束条件来执行所述集成电路的时序分析。