[发明专利]JFET及其制造方法

说明书

本发明公开了一种JFET，包括：由第一和第二深阱段横向拼接而成的N型深阱，两深阱段之间形成有JFET的沟道阻值调节区；在漂移区场氧底部的形成有包括第一顶层、第二顶层和顶层连接段的P型顶层；第一顶层作为JFET的栅极区，被JFET的栅极区覆盖的N型深阱作为JFET的沟道区，沟道阻值调节区位于JFET的沟道区中；第一顶层还延伸到所述N型深阱外侧的半导体衬底中并该接触孔连接到JFET的栅极。本发明还公开了一种JFET的制造方法。本发明能增加器件的夹断电压，增加沟道区电阻，减少JFET的栅极漏电流；能和LDMOS相集成，工艺成本低。

技术领域

本发明涉及半导体集成电路领域，特别是涉及一种结型场效应晶体管(JFET)；本发明还涉及一种JFET的制造方法。

背景技术

JFET是采用PN结作为器件的栅控制沟道的开通和截止，当栅上加PN结负偏压，PN结两边耗尽，当沟道被完全耗尽，器件处于沟道夹断状态，器件截止。反之，器件导通。

超高压结型场效应晶体管需要漏端能承受高压，通常利用高压LDMOS的N型深阱作为JFET的N型深阱承受高压，高压LDMOS的沟道作为JFET的栅，这样既能制作出超高压JFET，又能与高压LDMOS共享光刻版，节约工艺成本。

如图1所示，是现有JFET的剖面结构示意图；JFET集成在LDMOS中，以N型器件为例，在P型半导体衬底如P型硅衬底101中形成有N型深阱102，在形成有N型深阱102的P型硅衬底101表面形成有场氧化层103。P型阱区104形成有N型深阱102中，P型阱区104同时作为LDMOS的沟道区和JFET的栅极区；在场氧化层103的底部的N型深阱102的表面形成有P型顶层(PTOP)层105。JFET和LDMOS共用的N+掺杂的漏区108形成于N型深阱102的表面，JFET和LDMOS共用的N型深阱由漏区108和P型阱区104之间的N型深阱102组成，其中PTOP层105用于降低LDMOS的N型深阱的表面电场。P型阱区104正下方的N型深阱102组成JFET的沟道区，如虚线框106所示。

JFET的源区111由形成于N型深阱102的表面的N+区组成；栅介质层如栅氧化层和多晶硅栅107形成于P型阱区104的表面并延伸到场氧化层103的表面上。LDMOS的源区109由形成于P型阱区104表面的N+区组成，沟道引出区110由形成于P型阱区104表面的P+区组成；在N型深阱102外的P型硅衬底101表面形成有由P+区组成的衬底引出区112。

层间膜覆盖在器件的正面，在接触孔113穿过层间膜实现底部掺杂区和正面金属层114的连接，正面金属层114图形化后形成电极结构。其中，漏区108通过接触孔113引出JFET和LDMOS共用的漏极，同时，形成于场氧化层103表面的多晶硅场板107a也通过接触孔113连接到漏极；多晶硅栅107通过接触孔113连接到LDMOS的栅极；LDMOS的源区109和沟道引出区110分别通过接触孔113连接到LDMOS的源极，LDMOS的源极同时作为JFET的栅极；JFET的源区111通过接触孔113连接到JFET的源极；衬底引出区112通过接触孔113连接到衬底电极。

由图1所示可知，JFET和LDMOS是集成在一起的，目前高压BCD工艺中，通常是在开发高压LDMOS的基础上，在终端结构上寄生产生高压JFET。这种高压寄生JFET结构，可以实现寄生JFET与高压LDMOS相同的耐压BV。寄生JFET与高压LDMOS本身，共用相同的漏端及N型深阱长度。

图1中，虚线框106所示的JFET的沟道区的夹断主要是通过所述JFET的栅极区即P型阱区104和P型硅衬底101对JFET的沟道区进行耗尽实现的。由于所述P型阱区104主要是作为LDMOS的源端的沟道区，也即通过LDMOS的沟道区寄生形成所述JFET的栅极区，所述P型阱区104的结构需要保证LDMOS的沟道区的结构如尺寸要求，这通常使得P型阱区104具有较大的面积也即P型阱区104和底部的N型深阱102之间具有很大的PW结面积。一旦JFET高压导通时P型阱区104底部存在大的集中电场，导致空穴流进入P型阱区104，从而形成JFET的栅极漏电流。