[发明专利]实现可变鳍片间距的双芯轴有效
申请号: | 201810161398.5 | 申请日: | 2018-02-27 |
公开(公告)号: | CN108511345B | 公开(公告)日: | 2021-06-04 |
发明(设计)人: | 成敏圭;谢瑞龙;朴灿柔 | 申请(专利权)人: | 格芯(美国)集成电路科技有限公司 |
主分类号: | H01L21/336 | 分类号: | H01L21/336;H01L29/10 |
代理公司: | 北京戈程知识产权代理有限公司 11314 | 代理人: | 程伟;王锦阳 |
地址: | 美国加利*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 实现 可变 间距 双芯轴 | ||
1.一种形成半导体结构的方法,包括:
在衬底上方形成底部芯轴层;
在该底部芯轴层上方形成顶部芯轴层;
在掩膜该衬底的第二区域内的该顶部芯轴层时蚀刻该顶部芯轴层,以在该衬底的第一区域内形成多个顶部牺牲芯轴;
在该顶部牺牲芯轴的侧壁上形成顶部蚀刻掩膜;
从该衬底的该第一区域移除该顶部牺牲芯轴;
从该衬底的该第二区域移除该顶部芯轴层;
在该衬底的该第二区域内的该底部芯轴层上方图案化第二光刻堆叠;
将对应该顶部蚀刻掩膜的图案转移至该底部芯轴层中,以在该衬底的该第一区域内形成多个底部牺牲芯轴;
将对应该第二光刻堆叠的图案转移至该底部芯轴层中,以在该衬底的该第二区域内形成多个底部牺牲芯轴;
在该衬底的该第一区域及该第二区域内的该底部牺牲芯轴的侧壁上形成底部蚀刻掩膜;以及
将对应该底部蚀刻掩膜的图案转移至该衬底中,以形成多个半导体鳍片。
2.如权利要求1所述的方法,其中,该顶部芯轴层直接形成于该底部芯轴层上方。
3.如权利要求1所述的方法,其中,该顶部芯轴层包括非晶碳且该底部芯轴层包括非晶硅。
4.如权利要求1所述的方法,其中,在蚀刻该顶部芯轴层之前,在该顶部芯轴层上方形成自下而上包括有机平坦化层、抗反射涂层及光阻层的第一光刻堆叠。
5.如权利要求4所述的方法,还包括:在形成该第一光刻堆叠之前,在该顶部芯轴层上方形成低温氧化物层。
6.如权利要求1所述的方法,其中,将对应该顶部蚀刻掩膜的该图案转移至该衬底的该第一区域内的该底部芯轴层中与将对应该第二光刻堆叠的该图案转移至该衬底的该第二区域内的该底部芯轴层中同时执行。
7.如权利要求1所述的方法,其中,在蚀刻该底部芯轴层之前,在该底部芯轴层上方形成自下而上包括有机平坦化层、抗反射涂层及光阻层的该第二光刻堆叠。
8.如权利要求1所述的方法,其中,该多个顶部牺牲芯轴沿第一方向相互隔开第一距离,该多个底部牺牲芯轴沿该第一方向相互隔开第二距离,且该第一距离不同于该第二距离。
9.如权利要求1所述的方法,其中,形成该顶部蚀刻掩膜包括共形沉积顶部介电层并各向异性蚀刻该顶部介电层。
10.如权利要求1所述的方法,其中,该顶部蚀刻掩膜具有20至50纳米的厚度。
11.如权利要求1所述的方法,其中,形成该底部蚀刻掩膜包括共形沉积底部介电层并各向异性蚀刻该底部介电层。
12.如权利要求1所述的方法,其中,该底部蚀刻掩膜具有5至20纳米的厚度。
13.如权利要求1所述的方法,其中,该底部蚀刻掩膜的厚度小于该顶部蚀刻掩膜的厚度。
14.如权利要求1所述的方法,其中,位于该衬底的该第一区域内的该鳍片以第一间距排列且位于该衬底的该第二区域内的鳍片以不同于该第一间距的第二间距排列。
15.如权利要求1所述的方法,其中,在移除任意鳍片之前,位于该衬底的该第一区域内的该鳍片以第一间距排列且位于该衬底的该第二区域内的该鳍片以不同于该第一间距的第二间距排列。
16.如权利要求1所述的方法,还包括:在形成该底部芯轴层之前,在该衬底上方形成氮化物硬掩膜。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于格芯(美国)集成电路科技有限公司,未经格芯(美国)集成电路科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201810161398.5/1.html,转载请声明来源钻瓜专利网。
- 上一篇:垂直纳米线晶体管与其制作方法
- 下一篇:LDMOS器件的制造方法
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造