[发明专利]Flash控制器、取指令方法及计算机可读存储介质

权利要求书

1.一种Flash控制器，其特征在于，包括：系统总线接口单元、预取缓存控制单元、缓存寄存器组以及Flash接口控制单元，所述Flash控制器与中央处理器耦接，其中：

所述系统总线接口单元，耦接在所述中央处理器及所述预取缓存控制单元之间，适于对所述系统总线上的操作指令进行解析，并将解析得到的控制指令及其对应的有效地址输出至所述预取缓存控制单元；

所述Flash接口控制单元，与Flash存储器耦接；

所述预取缓存控制单元，与所述系统总线接口单元、所述缓存寄存器组以及所述Flash接口控制单元耦接，适于在识别并确认所述控制指令为取指指令时，判定所述有效地址是否处于所述缓存寄存器组中；当判定所述有效地址处于所述缓存寄存器组中时，从所述缓存寄存器组中读取与所述有效地址对应的第一指令组的指令，并输出所读取的指令至中央处理器；当判定所述有效地址未处于所述缓存寄存器组时，经由所述Flash接口控制单元从所述Flash存储器中读取所述有效地址对应的指令并输出至所述中央处理器；所述第一指令组的指令均存储在所述缓存寄存器组；

预取寄存器组；所述预取缓存控制单元，与所述预取寄存器组耦接，还适于在从所述缓存寄存器组中读取与所述有效地址对应的第一指令组的指令时，从所述Flash存储器中读取第二指令组的指令，并将读取出的所述第二指令组的指令存储在预取寄存器组中；在完成从所述缓存寄存器组中读取所述第一指令组的所有指令之后，从所述预取寄存器组中读取所述第二指令组的指令并输出至所述中央处理器；所述第一指令组与所述第二指令组均属于所述取指指令对应的跳转分支，且所述第一指令组与所述第二指令组连续，所述第二指令组的指令未存储在所述缓存寄存器组。

2.如权利要求1所述的Flash控制器，其特征在于，所述预取缓存控制单元，还适于当检测到如下任一条件时，停止从所述预取寄存器组中读取所述第二指令组的指令：

所述预取寄存器组中的所有预取寄存器均已存储有指令；

或，检测到所述中央处理器输出的取指指令再次跳转；

或，检测到所述预取寄存器组中最新存储所述第二指令组的指令的地址被读取。

3.如权利要求1所述的Flash控制器，其特征在于，所述预取缓存控制单元，还适于在从所述Flash存储器中读取所述有效地址对应的指令之后，将所述有效地址对应的指令存储至所述缓存寄存器组中；其中，将所述有效地址对应的指令存储至所述缓存寄存器组中，包括：将所述有效地址对应的指令的一部分存储至所述缓存寄存器组中；或将所述有效地址对应的全部指令均存储至所述缓存寄存器组中。

4.如权利要求3所述的Flash控制器，其特征在于，所述预取缓存控制单元，还适于检测所述缓存寄存器组中是否存在未被指令占用的缓存寄存器分组；当所述缓存寄存器组中的所有缓存寄存器分组均已被指令占用，且所述所有缓存寄存器分组对应的跳转分支与所述取指指令对应的跳转分支均不同时，选取一个跳转分支对应的缓存寄存器分组并清空，并将所述有效地址对应的指令缓存至清空后的缓存寄存器分组；一个跳转分支对应至少一个缓存寄存器分组，且一个缓存寄存器分组包括至少一个缓存寄存器。

5.如权利要求4所述的Flash控制器，其特征在于，所述预取缓存控制单元，适于从所述缓存寄存器组中，选取被读取指令次数最少的跳转分支所占用的缓存寄存器分组并清空。

6.如权利要求4所述的Flash控制器，其特征在于，所述预取缓存控制单元，适于从所述所有缓存寄存器分组中，选取被读取指令次数最少且最早存储指令的跳转分支所占用的缓存寄存器分组并清空。

7.如权利要求5或6所述的Flash控制器，其特征在于，所述预取缓存控制单元，还适于当选读取的跳转分支所占用的缓存寄存器分组为多个时，从中选择地址位最高的缓存寄存器分组并清空。