[发明专利]芯片封装结构及其制造方法在审
申请号: | 201810163668.6 | 申请日: | 2018-02-27 |
公开(公告)号: | CN109860122A | 公开(公告)日: | 2019-06-07 |
发明(设计)人: | 侯博凯 | 申请(专利权)人: | 南茂科技股份有限公司 |
主分类号: | H01L23/31 | 分类号: | H01L23/31;H01L23/498 |
代理公司: | 北京同立钧成知识产权代理有限公司 11205 | 代理人: | 马雯雯;臧建明 |
地址: | 中国台湾新竹科*** | 国省代码: | 中国台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 图案化导电层 封装胶体 导电柱 芯片封装结构 绝缘层 连接层 电性连接 接垫 配置 芯片 包覆芯片 电性接合 芯片配置 主动表面 可靠度 面暴露 制造 暴露 贯穿 覆盖 | ||
1.一种芯片封装结构,其特征在于,包括:
绝缘层;
图案化导电层,配置于所述绝缘层上;
芯片,配置于所述图案化导电层上,其中所述芯片的主动表面朝向所述图案化导电层,且电性接合于所述图案化导电层;
封装胶体,配置于所述绝缘层上,并包覆所述芯片与所述图案化导电层;
多个导电柱,贯穿所述封装胶体并电性连接所述图案化导电层,且所述多个导电柱的每一个的其中一端面暴露于所述封装胶体外;以及
连接层,配置于所述封装胶体上,并覆盖所述多个导电柱的每一个暴露于所述封装胶体外的其中一端面,所述连接层包括多个接垫,且所述多个接垫分别电性连接所述多个导电柱。
2.根据权利要求1所述的芯片封装结构,其特征在于,所述封装胶体暴露出所述芯片的背表面,且所述连接层覆盖所述芯片的背表面。
3.根据权利要求1所述的芯片封装结构,其特征在于,还包括:
增层线路,配置于所述连接层上,并电性连接所述多个接垫。
4.根据权利要求3所述的芯片封装结构,其特征在于,所述增层线路包括:
至少一介电层,配置于所述连接层上;
多个导电通孔,贯穿所述至少一介电层,并分别电性连所述多个接垫;以及
至少一图案化线路层,配置于所述至少一介电层上,且电性连接所述多个导电通孔。
5.根据权利要求3所述的芯片封装结构,其特征在于,还包括:
多个焊球,配置于所述增层线路上,且通过所述增层线路分别电性连接所述多个接垫。
6.一种芯片封装结构的制造方法,其特征在于,包括:
提供一基板;
形成一绝缘层于所述基板上,并形成一图案化导电层于所述绝缘层上;
配置一芯片于所述图案化导电层上,并使所述芯片的主动表面朝向所述图案化导电层以电性接合于所述图案化导电层;
形成多个导电柱于所述图案化导电层上,并使所述多个导电柱分别电性连接所述图案化导电层;
形成一封装胶体于所述绝缘层上,使所述封装胶体包覆所述芯片、所述图案化导电层以及所述多个导电柱,并使所述多个导电柱的每一个的其中一端面暴露于所述封装胶体外;
移除所述基板;
形成一连接层于所述封装胶体上,所述连接层包括多个接垫,并使所述多个接垫分别电性连接所述多个导电柱。
7.根据权利要求6所述的芯片封装结构的制造方法,其特征在于,还包括:
形成一增层线路于所述连接层上,并使所述增层线路电性连接于所述多个接垫。
8.根据权利要求7所述的芯片封装结构的制造方法,其特征在于,还包括:
形成多个焊球于所述增层线路上,并使所述多个焊球通过所述增层线路分别电性连接所述多个接垫。
9.根据权利要求7所述的芯片封装结构的制造方法,其特征在于,形成所述增层线路于所述连接层上的步骤包括:
形成至少一介电层于所述连接层上;
形成多个导电通孔于所述至少一介电层中,并使所述多个导电通孔分别电性连接所述多个接垫;以及
形成至少一图案化线路层于所述至少一介电层上,并使所述至少一图案化线路层电性连接所述多个导电通孔。
10.根据权利要求6所述的芯片封装结构的制造方法,其特征在于,形成所述多个导电柱于所述图案化导电层上的步骤包括:
形成一光阻层于所述绝缘层上,并使所述光阻层覆盖所述芯片与所述图案化导电层;
移除部分所述光阻层而形成多个通孔,且所述多个通孔暴露出所述图案化导电层的至少部分;
分别形成所述多个导电柱于所述多个通孔内;以及
移除所述光阻层。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于南茂科技股份有限公司,未经南茂科技股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201810163668.6/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种半导体封装结构及其接口功能切换方法
- 下一篇:半导体封装件