[发明专利]使用芯片外围沟槽进行的半导体晶片划片裂纹防止

权利要求书

1.一种形成半导体器件的方法，包括：

提供包括基本上平面的生长表面和一个或多个优选结晶解理面的半导体基底衬底以及在平面生长表面上的外延第一III-V类型半导体层；

形成从第一III-V类型半导体层的上表面至少垂直延伸到平面生长表面的第一沟槽；

其中，第一沟槽具有与一个或多个优选结晶解理面不平行的第一沟槽长度方向。

2.根据权利要求1所述的方法，其中第一沟槽延伸到平面生长表面中使得半导体基底衬底的平面生长表面中的凹部形成第一沟槽的基底。

3.根据权利要求1或权利要求2所述的方法，进一步包括：形成从第一III-V类型半导体层的上表面至少垂直延伸到平面生长表面的至少一个第二沟槽，第二沟槽垂直于第一沟槽延伸并且具有与所述一个或多个优选结晶解理面不平行的第二沟槽长度方向。

4.根据权利要求1至3中的任一项所述的方法，进一步包括：

在第一III-V类型半导体层的部件位置中形成器件结构，所述部件位置布置在行和列的网格中，所述行和列均具有方向，其中所述方向与结晶解理面中的一个或多个不平行。

5.根据权利要求1至4中的任一项所述的方法，进一步包括：

形成将第一III-V类型半导体层和基底衬底分离成两个分立的半导体芯片的切口，

其中，沿着与衬底的所述一个或多个优选结晶解理面不平行的第一切割平面来形成所述切口。

6.根据权利要求1至5中的任一项所述的方法，其中基底衬底包括指示衬底的结晶取向的指示物特征，所述方法进一步包括：

使用指示物特征来对第一沟槽进行定向使得第一沟槽长度方向沿着与衬底的所述一个或多个优选结晶解理面不平行的平面延伸。

7.根据权利要求1至5中的任一项所述的方法，其中半导体基底衬底包括标识基底衬底的优选解理面的指示物特征，该方法进一步包括：

对所述指示物特征进行定位使得衬底的优选解理面与指示物特征不平行并且不垂直。

8. 根据权利要求7所述的方法，其中，半导体基底衬底包括硅并且具有含有(111)面的生长表面，并且对指示物特征进行定位使得衬底的{110}、{011}和{101} 晶面与指示物特征不平行并且不垂直。

9.根据权利要求7或权利要求8所述的方法，其中所述指示物特征是平直边缘，并且该方法进一步包括形成第一沟槽使得它与所述平直边缘平行或垂直。

10.根据权利要求1至9中的任一项所述的方法，进一步包括：

形成沿着第一沟槽长度方向彼此平行延伸的两个第一沟槽，第一长度方向与衬底的所述一个或多个优选结晶解理面不平行；

形成沿着第二沟槽长度方向彼此平行延伸的两个第二沟槽，所述第二沟槽长度方向与所述第一沟槽长度方向垂直并且与衬底的所述一个或多个优选结晶解理面不平行。

11.根据权利要求10所述的方法，其中沿着第一切割平面来切割所述第一III-V类型半导体层和衬底，所述第一切割平面平行于第一沟槽长度方向并且在两个第一沟槽之间。

12.根据权利要求11所述的方法，其中两个第一沟槽被形成为限定第一层的第一、第二和第三横向部分，第一横向部分设置在第一沟槽的一侧，第二横向部分设置在第一和第二沟槽之间，并且第三横向部分设置在第二沟槽的一侧，并且其中在第二横向部分中形成所述切口。

13.根据权利要求1至12中的任一项所述的方法，进一步包括：

用不同于该III-V类型半导体层的材料的填充物材料来填充第一沟槽，所述填充物材料包括半导体氧化物、多晶材料和金属中的任何一个或组合。