[发明专利]用于基于二进制翻译的微处理器的混合原子性支持

权利要求书

1.一种处理设备，包括：

第一影子寄存器；

第二影子寄存器；以及

指令执行电路，其通信地耦合到第一影子寄存器和第二影子寄存器，以：

接收指令的序列，所述指令的序列包括第一局部提交标记、第一全局提交标记和引用架构寄存器的第一寄存器访问指令；

推测地执行第一寄存器访问指令以生成与物理寄存器相关联的推测的寄存器状态值；

响应于标识第一局部提交标记，在第一影子寄存器中存储推测的寄存器状态值；并且

响应于标识第一全局提交标记，在第二影子寄存器中存储推测的寄存器状态值。

2. 如权利要求1所述的处理设备，其中指令执行电路进一步用于：

标识第二局部提交标记；并且

响应于标识第二提交标记，

将推测的寄存器状态值从物理寄存器复制到架构寄存器；并且

生成引用架构寄存器的局部检查点；

推测地执行第二寄存器访问指令以生成第二推测的寄存器状态值；

在第一影子寄存器中存储第二推测的寄存器值；

标识局部回滚事件；并且

将处理设备回滚到存储在由局部检查点引用的高速缓存线中的推测的存储器状态值并且回滚到存储在第一影子寄存器中的第二推测的寄存器状态值。

3. 如权利要求1所述的处理设备，其中指令执行电路进一步用于：

标识第二全局提交标记；并且

响应于标识第二全局提交标记，

将推测的寄存器状态值从物理寄存器复制到架构寄存器；并且

生成引用高速缓存线和架构寄存器的全局检查点；

推测地执行第二寄存器访问指令以生成第二推测的寄存器状态值；

在第二影子寄存器中存储第二推测的寄存器值；

标识全局回滚事件；并且

将处理设备回滚到存储在由全局检查点引用的高速缓存线中的推测的存储器状态值并且回滚到存储在第二影子寄存器中的第二推测的寄存器状态值。

4.如权利要求1所述的处理设备，其中使用写时复制（CoW）结构来实现第一影子寄存器或第二影子寄存器中的至少一个。

5. 一种系统，包括：

存储器；以及

处理器，其通信地耦合到所述存储器，包括：

指令引退电路；

包括事务存储器的数据高速缓存；以及

指令执行电路，以：

接收指令的序列，所述指令的序列包括第一局部提交标记、第一全局提交标记和与存储器位置相关联的第一存储器访问指令；

推测地执行第一存储器访问指令以生成由存储器位置引用的推测的存储器状态值；

响应于标识第一局部提交标记，在与指令引退电路相关联的缓冲器中存储推测的存储器状态值；并且

响应于标识第一全局提交标记，在数据高速缓存的事务存储器中存储推测的存储器状态值。

6. 如权利要求5所述的系统，其中指令执行电路进一步用于：

标识第二局部提交标记；并且

响应于标识第二提交标记，

将推测的存储器状态值从缓冲器复制到事务存储器中的高速缓存线并且将推测标志设置成推测的状态；并且

生成引用高速缓存线和物理寄存器的局部检查点；

标识局部回滚事件；并且

将处理设备回滚到存储在由局部检查点引用的高速缓存线中的状态值。

7. 如权利要求5所述的系统，其中指令执行电路进一步用于：

标识第二全局提交标记；并且

响应于标识所述第二全局提交标记，

清除与事务存储器中的推测的存储器状态值相关联的推测标志；并且

生成引用高速缓存线的全局检查点；

标识全局回滚事件；并且

将处理设备回滚到存储在由全局检查点引用的高速缓存线中的状态值。