[发明专利]一种上电检测电路、芯片及穿戴设备

说明书

本申请实施例公开了一种上电检测电路、芯片及穿戴设备，复位数字逻辑电路的信号复位单元，完成数字逻辑电路复位后，输出一高电平脉冲信号给相连接的电平锁存控制电路，电平锁存控制电路接收并锁存高电平脉冲信号，输出复位完成信号；电源关断电路分别连接电平锁存控制电路和信号复位单元，电源关断电路接收到复位完成信号后，向信号复位单元输出低电平脉冲信号，控制信号复位单元断电。电平锁存控制电路接收并锁存高电平脉冲信号，此时电平锁存控制电路获知复位完成，输出复位完成信号。电源关断电路检测到复位完成信号，向信号复位单元输出低电平信号，使得信号复位单元中所有功耗模块掉电停止工作，解决了上电检测电路完成复位后的功耗问题。

技术领域

本申请涉及集成芯片设计技术领域，尤其涉及一种上电检测电路、芯片及穿戴设备。

背景技术

在集成电路芯片设计中，由于数字逻辑电路上电过程容易出现数字逻辑错误,通常需要在电源电压达到电路的工作电平前,利用复位信号对电路进行初始化，以保证数字逻辑的正确性，而产生复位信号的电路就是上电检测电路。

传统的上电检测电路一般为基于RC延时的上电复位电路，复位完成后，数字逻辑电路进入正常的工作。但是由于延时电容C放电速度比较慢，延时电容C在掉电后，仍会存储有部分电荷，而且此时延时电容C还会一直处于放电状态。当进入下一次上电检测时，延时电容C可能会出现放电不完全情况，使得复位电平太窄甚至无法产生复位电平的问题，从而导致上电检测电路无法将数字逻辑电路的逻辑状态复位到电路的初始值置位，导致上电检测不准确。

现有技术中为了解决上述问题，如图1所示，一般是在上电检测电路中增加一个模拟分压电路，通过模拟分压电路的分压信号来弥补延时电容C充电不完全或不能充电的问题。但是当复位完成后，模拟分压电路仍然工作，导致上电检测电路中的功耗电路一直处于工作状态，直接导致了上电检测电路功耗大的问题。

发明内容

本申请提供了一种上电检测电路、芯片及穿戴设备，以解决传统的上电检测电路完成数字逻辑电路的复位后无法切断自身功耗的问题。

为了解决上述技术问题，本申请实施例公开了如下技术方案：

第一方面，本申请实施例提供了一种上电检测电路，包括：信号复位单元，信号复位单元与数字逻辑电路电连接，信号复位单元用于将所述数字逻辑电路进行复位，信号复位单元完成数字逻辑电路复位后，输出一高电平脉冲信号；电平锁存控制电路，电平锁存控制电路电连接于所述信号复位单元与所述数字逻辑电路之间，电平锁存控制电路的输入端连接信号复位单元的输出端，电平锁存控制电路的输出端连接数字逻辑电路输入端，电平锁存控制电路接收并锁存高电平脉冲信号，输出复位完成信号；电源关断电路，电源关断电路的输入端连接电平锁存控制电路的输出端，电源关断电路的输出端连接信号复位单元，电源关断电路接收到复位完成信号后，向信号复位单元输出低电平脉冲信号，控制信号复位单元断电。上电检测电路中的信号复位单元完成对数字逻辑电路的复位后，会输出一个高电平脉冲信号给电平锁存控制电路，电平锁存控制电路接收并锁存高电平脉冲信号，此时电平锁存控制电路获知复位完成，输出复位完成信号。电源关断电路检测到复位完成信号之后，向信号复位单元输出低电平信号，低电平信号直接使得信号复位单元中的所有功耗模块掉电停止工作，从而解决了上电检测电路在完成复位后的功耗问题。

第二方面，本申请实施例提供了一种芯片，包括：微处理器；用于存储微处理器处理可执行指令的存储器；上电检测电路，上电检测电路用于完成对微处理器内部逻辑数字电路的上电复位；复位完成后，上电检测电路中的信号复位单元输出一高电平脉冲信号，电平锁存控制电路接收并锁存高电平脉冲信号，输出复位完成信号；上电检测电路中的电源关断电路接收到电平锁存控制电路输出的复位完成信号后，向信号复位单元输出低电平信号，控制信号复位单元断电。上电检测电路中的复位单元断电后，使得上电检测电路在中的功耗模块停止工作，进而降低了芯片的功耗。