[发明专利]一种用于神经网络的数据处理电路

说明书

一种数据处理电路，涉及数字电路领域，包括第一计算电路和输入控制电路。第一计算电路包括一个或多个子计算电路，每个子计算电路包括第一加法运算电路、乘法运算电路、第一比较运算电路，和第一非线性运算电路，其中，第一非线性运算电路包括指数运算电路和对数运算电路中的至少一个。输入控制电路用于控制第一计算电路读取输入数据和输入参数，以及根据接收的第一指令控制第一计算电路包括的子计算电路中的上述运算电路，对输入数据和输入参数进行运算。数据处理电路不仅能够实现基本的乘和累加运算，还能通过第一非线性运算电路实现对数运算、指数运算或幂运算等更加复杂的运算，从而适应更多神经网络层的计算。

技术领域

本发明涉及数字电路领域，尤其涉及神经网络的数据处理。

背景技术

神经网络处理器主要包括计算引擎、控制和存储三个模块。为了适应神经网络的高密度计算量，计算引擎通常与承载了神经网络90％以上计算量的卷积层和全连接层相适配，即计算引擎适用于大数据量的乘和累加运算。对于其他类型的运算，神经网络处理器将需要处理的数据上报给CPU(Central Processing Unit，中央处理器)，CPU在计算完毕后，将得到的数据结果下发至神经网络处理器。对于每一次除卷积层和全连接层以外的其他神经网络层的计算，数据都需要在神经网络处理器和CPU之间来回传输，因此而产生的传输时延极大地降低了神经网络处理器进行神经网络相关计算的效率。

发明内容

本发明的实施例提供了一种数据处理电路，可以用于神经网络计算，以适应更多种类神经网络层的计算，进而可以减少因数据处理电路与CPU之间数据交互而产生的时延。

为了详细描述本发明，将使用以下术语、缩写或符号：

PLD：Programmable Logic Device，可编程逻辑器件；

FPGA：Field Programmable Gate Array，现场可编程门阵列；

LRN：Local Response Normalization，局部响应归一化层；

ROM：Read-Only Memory，只读存储器；

RAM：Random Access Mmemory，随机存取存储器；

IO：Input and Output，输入输出；

IP核：Intellectual Property core，知识产权核，用于专用集成电路或FPGA中的预先设计好的电路功能模块。

本发明实施例中的运算包括对数据或参数进行乘法运算、加法运算、对数运算等，比较运算，或直通。

本发明实施例中的直通包括通过导通电路将数据或参数直接输出，例如导线或者半导体开关，或通过寄存器、锁存器等存储器件将数据或参数存储并输出。

本发明实施例中的可编程逻辑器件包括GAL(Generic Array Logic,通用阵列逻辑)，CPLD(Complex PLD，复杂型PLD)，FPGA。

第一方面，在本发明的实施例中提供一种数据处理电路，包括：第一计算电路和输入控制电路；其中，第一计算电路包括一个或多个子计算电路，每个子计算电路包括第一加法运算电路、乘法运算电路、第一比较运算电路、第一直通电路，和第一非线性运算电路，其中，第一非线性运算电路包括指数运算电路和对数运算电路中的至少一个；输入控制电路用于控制第一计算电路读取输入数据和输入参数，以及接收第一指令，并根据第一指令控制第一计算电路中的一个或多个子计算电路，使用上述运算电路中的一个或多个的组合对输入数据和输入参数进行数据运算，并输出第一运算结果。