[发明专利]半导体芯片的制造方法

说明书

本发明提供一种半导体芯片的制造方法，该半导体芯片具有基板、形成于基板上的导电部、形成于导电部的微凸起，其中，该制造方法具备在微凸起上形成平滑面的平滑面形成工序，平滑面形成工序具备对配置有半导体芯片的空间在惰性气氛内使还原性气体流入，并以微凸起的融点以上的温度进行加热的加热工序，在加热工序中，在微凸起上载置压力赋予部件，压力赋予部件的主面中与微凸起相接的主面为平面。

技术领域

本发明涉及一种半导体芯片的制造方法。

背景技术

一直以来，在半导体封装件的三维安装中，使用引线接合(wire bonding)进行半导体芯片和半导体芯片、或插入件的连接。替代该引线接合，开发了经由贯通电极和凸起将半导体芯片彼此连接的三维安装技术。贯通电极要求标准上为短的连接线长(例如50μm)，且将电极间相连的凸起也要求微细的凸起。与这种低于50μm的凸起间距相对应的技术被称作微凸起。如美国专利第9136159号说明书，通过将半导体芯片和半导体芯片用贯通电极和微凸起连接，能够极大地缩短半导体芯片间的配线长度。因此，能够降低伴随微细化而增大的配线延迟时间。

发明内容

在此，半导体芯片和半导体芯片的叠层通过倒装片安装来进行。但是，在将半导体芯片和半导体芯片叠层多片来进行接合时，产生半导体芯片间的错位等问题。另外，在对半导体芯片安装其它电子部件等时，也要求更适宜地进行接合。

本发明是鉴于这样的情况而完成的，其目的在于，提供一种能够适宜地进行半导体芯片和对象部件的接合的半导体芯片的制造方法。

本发明的一个方面提供一种半导体封装件的制造方法，该半导体芯片具有基板、形成于基板上的导电部和形成于导电部的微凸起，其中，该制造方法具备在微凸起上形成平滑面的平滑面形成工序，平滑面形成工序具备对配置有半导体芯片的空间在惰性气氛内使还原性气体流入，并以微凸起的融点以上的温度进行加热的加热工序，在加热工序中，在微凸起上载置压力赋予部件，压力赋予部件的主面中与微凸起相接的主面为平面。

该半导体芯片的制造方法具备在微凸起上形成平滑面的平滑面形成工序。在平滑面形成工序具备的加热工序中，对配置有半导体芯片的空间在惰性气氛内使还原性气体流入而进行加热。由此，形成于微凸起的表面的氧化膜被还原而被除去。另外，在加热工序中，通过以微凸起的融点以上的温度进行加热，微凸起熔融而具有流动性。在此，在加热工序中，在微凸起上载置有压力赋予部件。因此，伴随微凸起熔融而具有流动性，微凸起以通过压力赋予部件的压力而被压溃的方式变形。压力赋予部件的主面中与微凸起相接的主面为平面。因此，熔融的微凸起内、被压力赋予部件按压的部分伴随该压力赋予部件的平面的形状而作为平滑面形成。在将半导体芯片和对象部件接合时，可以使用微凸起的平滑面进行接合，因此，能够进行适宜的接合。

也可以是，在加热工序中，在多个微凸起上载置压力赋予部件，压力赋予部件的主面中与多个微凸起相接的主面为平面。由此，压力赋予部件能够以相对于多个微凸起与同一平面接触的状态一并赋予压力。在该情况下，多个微凸起的平滑面与压力赋予部件的平面一起构成同一平面。因此，能够降低多个微凸起的平滑面之间的高度的偏差。

作为还原性气体，也可以应用羧酸。由此，能够良好地除去微凸起表面的氧化膜。

压力赋予部件的重量也可以为，每单位所述微凸起的截面积为 0.0005μg/μm²以上且0.1μg/μm²以下。由此，压力赋予部件能够对微凸起赋予用于除去空隙的适宜的压力。

也可以在基板上配置具有一定厚度的衬垫，压力赋予部件可以被压入至与衬垫接触。由此，因为利用衬垫止挡压力赋予部件，所以能够防止微凸起被过量压溃。

根据本发明，能够提供能够适宜地进行与对象部件的接合的半导体芯片的制造方法。

附图说明

图1是表示半导体封装件的一个实施方式的概略截面图。