[发明专利]一种极化码SCL译码方法、装置及电子设备

权利要求书

1.一种FC辅助的极化码SCL译码方法，其特征在于，包括：

对接收到的信道输出比特序列进行初始化；

对所述信道输出比特序列中的当前比特进行二值化比特估计，根据所述比特估计得到度量值对候选路径进行排序；

对所述排序后的候选路径分别进行竞争和路径长度判断处理，得到符合条件的候选译码路径；

对所述符合条件的候选译码路径进行FC校验，从校验后的候选译码路径中选取路径度量值最大的一条译码路径作为译码结果；

其中，

所述对所述信道输出比特序列中的当前比特进行二值化比特估计，包括：

分别计算出当前比特取值为0和1的概率：和

若当前比特为固定比特，则否则更新路径度量值，将当前每条候选路径按比特0或1进行扩展；

所述对所述符合条件的候选译码路径进行FC校验，包括：

分别取出候选译码路径中的k长原始信息估计序列和h长校验估计序列，使用FC算法对k长原始信息估计序列重新计算得到新的h长校验序列，比较h长校验估计序列和新的h长校验序列是否相同，若相同，则认为当前比特估计序列通过了FC校验，否则，未通过FC校验；

其中，由FC算法计算得到的h位校验序列由长度均为h/2的sum1和sum2两部分组成，sum1和sum2的具体计算过程如下：

第一步，将k位二进制信息序列等分为m(当m不为整数时，则在原始信息序列最后补0，使m为整数)块，分别记为S₀，S₁，…，S_m-1，每块均含有h/2位二进制信息，将sum1和sum2的初始值均设为相同的已知值(本申请中均设为0)；

第二步，使用1的反码运算(即二进制加法运算过程中，当高位产生溢出时，将高位加至低位)计算sum1和sum2，计算公式如下：

h位校验序列为sum1和sum2的组合，即将sum2附加在sum1末端。

2.根据权利要求1所述的极化码SCL译码方法，其特征在于，对接收到的信道输出比特序列进行初始化，包括：

接收信道输出比特序列每个比特的转移概率为W(y_i|x_i)；

设定译码过程中保留的路径条数L的值，并将初始路径置为空路径。

3.根据权利要求1所述的极化码SCL译码方法，其特征在于，所述对所述排序后的候选路径分别进行竞争和路径长度判断处理，包括：

统计当前候选路径条数，若当前候选路径条数小于L，则将当前路径均保留下来，否则，保留当前层中路径度量值最大的L条候选路径，删除其余路径。

4.根据权利要求1所述的极化码SCL译码方法，其特征在于，所述对所述排序后的候选路径分别进行竞争和路径长度判断处理，包括：

判断当前各候选路径长度是否达到码长N，若等于N，则进行FC校验，否则，继续进行比特估计。

5.根据权利要求1所述的极化码SCL译码方法，其特征在于，所述方法还包括：

如果L条候选译码路径都没有通过FC校验，则从L条候选译码路径中选出路径度量值最大的一条路径作为译码结果。

6.一种根据权利要求1至5任一所述极化码SCL译码方法实现的FC辅助的极化码SCL译码装置，其特征在于，包括：

初始化模块，用于对接收到的信道输出比特序列进行初始化；

估计模块，用于对所述信道输出比特序列中的当前比特进行二值化比特估计，根据所述比特估计得到度量值对候选路径进行排序；

判断模块，用于对所述排序后的候选路径分别进行竞争和路径长度判断处理，得到符合条件的候选译码路径；

处理模块，用于对所述符合条件的候选译码路径进行FC校验，从校验后的候选译码路径中选取路径度量值最大的一条译码路径作为译码结果。

7.一种电子设备，其特征在于，所述电子设备包括：

至少一个处理器；以及，

与所述至少一个处理器通信连接的存储器；其中，

所述存储器存储有可被所述至少一个处理器执行的指令，所述指令被所述至少一个处理器执行，以使所述至少一个处理器能够执行前述权利要求1-5任一所述的极化码SCL译码方法。