[发明专利]一种双通道变掺杂LDMOS器件及其制造方法有效
申请号: | 201810174388.5 | 申请日: | 2018-03-02 |
公开(公告)号: | CN108198853B | 公开(公告)日: | 2020-02-07 |
发明(设计)人: | 毛焜;姚尧 | 申请(专利权)人: | 成都信息工程大学 |
主分类号: | H01L29/06 | 分类号: | H01L29/06;H01L21/336;H01L29/78 |
代理公司: | 51214 成都九鼎天元知识产权代理有限公司 | 代理人: | 胡川 |
地址: | 610225 四川省成都市双*** | 国省代码: | 四川;51 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 深N阱 衬底 多段 掺杂 多晶硅栅 双通道 埋层 源极 比导通电阻 击穿电压 交界区域 绝缘隔离 漏极 制造 | ||
1.一种双通道变掺杂LDMOS器件,其特征在于,包括P型衬底,所述P型衬底中形成有相邻的深N阱和P阱,所述深N阱的顶部形成多段深度相同且相互间隔的P型帽层,在所述多段P型帽层下方的深N阱中形成有至少一层注入埋层,所述深N阱远离所述P阱的一侧形成有N+漏极,所述P阱上形成有N+源极和P+源极,在所述深N阱与P阱交界区域上方的所述P型衬底上形成有多晶硅栅,所述多晶硅栅与所述深N阱和P阱绝缘隔离,其中,所述注入埋层包括由上至下的N型埋层和P型埋层,所述多段P型帽层的掺杂浓度互不相同;
其中,所述多晶硅栅呈阶梯形,且所述多晶硅栅较高的一端位于所述深N阱上方,所述多晶硅栅较低的一端位于所述P阱上方;所述深N阱的N型离子的注入剂量范围为1×1012/cm2-1×1013/cm2,所述深N阱的结深为4-16μm。
2.根据权利要求1所述的双通道变掺杂LDMOS器件,其特征在于,所述P型衬底上还形成有绝缘介质层,所述多晶硅栅夹设于所述绝缘介质层中。
3.根据权利要求2所述的双通道变掺杂LDMOS器件,其特征在于,所述P型衬底上还形成有漏极金属和源极金属,所述漏极金属穿过所述绝缘介质层与所述N+漏极电性连接,所述源极金属穿过所述绝缘介质层与所述N+源极和P+源极电性连接。
4.根据权利要求1所述的双通道变掺杂LDMOS器件,其特征在于,所述P型帽层、N型埋层和P型埋层的注入剂量范围为1×1012/cm2-1×1013/cm2。
5.根据权利要求4所述的双通道变掺杂LDMOS器件,其特征在于,所述N+漏极、N+源极和P+源极的注入剂量范围为1×1015/cm2-1×1016/cm2。
6.一种双通道变掺杂LDMOS器件的制造方法,其特征在于,所述制造方法包括以下步骤:
S1:在P型衬底上注入N型离子,并通过高温推结形成深N阱;
S2:在相邻所述深N阱的P型衬底上注入P型离子形成P阱;
S3:在所述深N阱中通过高能离子注入方式注入P型杂质形成多段深度相同且相互间隔的P型帽层,其中,所述多段P型帽层的掺杂浓度互不相同;
S4:在所述多段P型帽层下方的深N阱中通过高能离子注入方式分别注入N型杂质和P型杂质,形成至少一层注入埋层,其中,所述注入埋层包括由上至下的N型埋层和P型埋层;
S5:在所述深N阱上方的所述P型衬底上通过氧化形成厚氧化层,在所述P阱上方的所述P型衬底上通过氧化形成薄氧化层,其中,所述厚氧化层与薄氧化层相连;
S6:在所述厚氧化层与薄氧化层上通过淀积多晶硅形成多晶硅栅;
S7:在所述深N阱远离所述P阱的一侧注入N型离子形成有N+漏极,在所述P阱上注入N型离子和P型离子形成有N+源极和P+源极。
7.根据权利要求6所述的制造方法,其特征在于,所述深N阱的N型离子的注入剂量范围为1×1012/cm2-1×1013/cm2,所述深N阱的结深为4-16μm。
8.根据权利要求7所述的制造方法,其特征在于,所述P型帽层、所述N型埋层和P型埋层的注入剂量范围为1×1012/cm2-1×1013/cm2;所述N+漏极、N+源极和P+源极的注入剂量范围为1×1015/cm2-1×1016/cm2。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于成都信息工程大学,未经成都信息工程大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201810174388.5/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类